ПособиеМПЭВС_ч2

3.5 Запоминающие устройства

81

кроме обращений к памяти команд, и потому для них это пауза. Машинные коды команд определяются по кодировочным таблицам команд (см. Приложение Д2). Начальные адреса размещения команд программы выбираются при распределении адресного пространства памяти. Адреса размещения последующих команд программы могут быть получены по выбранному начальному адресу программы с учётом размера команд и заполнения ими адресного пространства. Лишь после размещения команд могут быть определены числовые значения адресов применённых в программе меток. Так, в приведенном фрагменте при начальном адресе программы 1000h метка M0 указывает на команду dcx B, которая, в свою очередь, расположена в ячейке с номером 1003h. Этот номер и должен быть присвоен указателю команд PC командой jnz M0, и значение M0 должно быть принято равным 1003h. Объектный код программы после его определения должен быть занесён в память команд контроллера с МП для проверки соответствия выполнения программы ожидаемому результату.

Подобный подход актуален для документального сопровождения и программ на языках высокого уровня с учётом специфики атрибутов языка.

3.5 Запоминающие устройства

3.5.1 Общие сведения

Запоминающим устройствам в составе электронно-вычислительных средств принадлежит своя третья часть общей функциональной нагрузки. Это функции хранения программ функционирования и хранения исходных данных, промежуточных и конечных результатов обработки. Простейшими запоминающими ячейками являются бистабильные элементы, в которых либо благодаря физическим свойствам материалов, либо благодаря связям искусственного происхождения, электрическими сигналами устойчиво устанавливаются логические состояния со значительным различием токов, зарядов, напряжений в этих состояниях. Получили распространение модификации одних и других исполнений. Характерно, что элементы, запоминающие логические состояния на природных свойствах материалов, обычно сохраняют состояние и при отключении электрического питания. Искусственные элементы такого свойства обычно не имеют. Запоминающие элементы, сохраняющие состояния при отключении электропитания, принято называть энергонезависимыми. Искусственные элементы запоминания и хранения логических состояний исполняются на емкостных элементах с активными приборами или на функциональных узлах с исключительно активными приборами. Активными приборами современной электроники являются биполярные и полевые транзисторы. Основой запоминающих элементов на транзисторах является ячейка хранения логических состояний в виде триггера. Разнообразие элементов хранения запоминающих устройств и условий их применения сопровождается разнообразием сопутствующих понятий и определений, с которыми приходится иметь дело в проектировании микропроцессорных средств.

82	Глава 3. Микропроцессоры

3.5.2 Классификация ЗУ

По расположению относительно процессора ЗУ могут быть внутренние и внешние. Внутренние ЗУ размещаются на общих с устройством управления кристаллах. Обращение к их элементам хранения осуществляется на микропрограммном уровне или на общем программном уровне. Внешние ЗУ размещаются вне конструкции процессора, а обращение к их элементам хранения осуществляется на программном уровне.

По виду запоминающей среды внешние ЗУ делятся на электронные и с промежуточными носителями информации. Внешние ЗУ с промежуточными носителями информации характеризуются специализированной организацией технических средств, различаются по типу промежуточного носителя информации, содержат механизмы транспорта носителя информации и относятся в особый класс периферийных устройств. В качестве промежуточного носителя информации периферийных внешних устройств используются ленты, жетоны и диски с магнитным или пассивным плёночным покрытием. Характерные черты этой группы ЗУ рассмотрены в пятом разделе пособия. Электронные ЗУ не содержат транспортных механизмов. Доступ к их элементам хранения информации осуществляется по электрическим линиям соединений с применением адресных, управляющих сигналов.

По способу адресации различаются ЗУ с безадресным и адресным обращением

к элементам памяти. При безадресном обращении считывание и запись информации в элементы хранения выполняется по управляющим сигналам. При адресном обращении используются и адресные, и управляющие сигналы.

По форме адресного обращения выделяются ЗУ с последовательным, произвольным и ассоциативным доступом к объектам хранения. При последовательном доступе, который был распространён преимущественно в периферийных устройствах, а позднее стал основой магазинной организации электронных ЗУ (стеки, кэш), осуществляется линейная адресация с инкрементом или декрементом адреса. Этот вариант доступа удобен при адресации линейных массивов с выбранным начальным адресом в массиве. Произвольный способ адресации предполагает применение дешифраторов, встраиваемых в структуру ЗУ. Несмотря на дополнительные потери времени и усложнённый аппаратный состав, этот вариант доступа широко распространён благодаря снижению числа кодированных линий коммутации сообщений в сравнении с безадресным доступом и снижению потерь времени на поиск данных в сравнении с последовательным доступом. Ассоциативный доступ к объектам хранения, иначе доступ по обобщённым признакам информации, применяется как альтернативный способ произвольного доступа, когда выбору подлежит не конкретное кодовое значение, а векторная область в структурированной схеме поиска по набору связанных страниц. Движение к искомым данным представляет собой совокупность переходов по таблицам ограниченного формата, в которых содержимое каждой ячейки текущей страницы признаков является номером (адресом) последующей страницы признаков более низкого уровня, содержимое ячеек которых, в свою очередь, является номером страницы признаков ещё более низкого уровня.

По длительности процесса хранения ЗУ делятся на два класса устройств: оперативного и «постоянного» хранения. При этом под «оперативным» хранением понимается процесс, в котором время обращения по записи и считыванию логиче-

3.5 Запоминающие устройства

83

ских состояний сигналов не превышает или сравнимо с длительностями фронтов переключения процессора, а время хранения информации определяется текущей программой до её завершения. Под «постоянным» хранением понимается сохранение логических состояний, записанных в ячейки ЗУ для применения в разных по времени запуска программах. Постоянное хранение, в связи со спецификой использования разными программами, обеспечивается применением специализированных, не выключаемых во время хранения источников электропитания (такие ЗУ постоянного хранения принято называть энергозависимыми) или применением элементов памяти, сохраняющих записанные кодовые состояния после выключения общего электропитания (энергонезависимые ЗУ). Недостатком современных энергонезависимых ПЗУ является значительное различие режимных и временных параметров процессов считывания и записи информации, и там, где это различие недопустимо, приходится применять специализированное электропитание элементов памяти оперативных ЗУ для использования в качестве «постоянных» ЗУ.

3.5.3 Параметры запоминающих устройств

Запоминающие устройства характеризуются такими параметрами, как:

•объём хранимой информации;

•время обращения по записи, по считыванию, время хранения;

•разрядность слов хранимой информации (бит, байт, машинное слово);

•удельная мощность на бит хранимой информации.

Объём хранимой информации определяется произведением числа слов на их разрядность. Значения параметра варьируются в широких пределах для разных по назначению категорий микропроцессорных средств. Названные параметры определяются принятыми в исполнении ЗУ схемными решениями, применёнными активными приборами и материалами. Распространённые схемные решения электронных элементов содержат биполярные транзисторы, транзисторы и вентили со структурой «металл-диэлектрик-полупроводник» (МДП), элементы инжекционной (И2Л) и инжекционно-полевой (ИПЛ) логики. Работа переключения элементов электронных средств с этими приборами находится в диапазоне значений (0,1– 10) пДж. Время обращения и удельная мощность на бит хранимой информации являются производными работы переключения в зависимости от места и назначения в микропроцессорной системе, в зависимости от условий применения.

3.5.4 Оперативные запоминающие устройства

Оперативные ЗУ по типу элемента хранения делятся на две группы: статические и динамические. Базовыми элементами оперативных статических ЗУ являются триггеры на биполярных или МДП-транзисторах. Типовые схемы статических элементов памяти (ЭП) изображены на рисунках 3.8, а, б. Статические триггеры исполнены на переключающих VT5, VT6 и нагрузочных транзисторах VT3, VT4 c одним типом канала (см. рисунок 3.8, a) и разным типом канала (см. рисунок 3.8, б). Транзисторы VT1 и VT2 используются в качестве элементов подключения к триггеру. На рисунке 3.8, в приведены временные диаграммы функционирования статического ЭП.

84	Глава 3. Микропроцессоры

Рис. 3.8 – Элементы статической памяти

При считывании и записи в адресную шину подаются импульсы выбора. При считывании транзисторы VT1, VT2 открываются и на разрядных линиях «0» или «1» контролируется состояние открытой половины триггера. Подбором амплитуды напряжения считывания на адресной шине обеспечивается неизменное состояние триггера для осуществления неразрушающего считывания. При записи «0» на разрядную шину подаётся потенциал низкого уровня, а в узлах триггера устанавливаются соответствующие уровни напряжений. Потребление энергии определяется нагрузочными транзисторами V, V4 и слабо зависит от смены режимов считывания — записи.

Снижение потребляемой мощности статических ЭП достигается в схеме на рисунке 3.8, б на транзисторах МДП с каналами разных типов проводимостей (комплементарные вентили КМДП). Один из транзисторов в парах VT3, VT5 и VT4, VT6 триггера открыт, а второй — закрыт. Потребляемая ЭП мощность определяется в статическом состоянии токами утечки закрытых транзисторов и составляет (10−10–10−9) А. К достоинствам КМДП-схем относится высокая степень использования напряжения питания (размах выходного сигнала практически равен этому напряжению), повышенная помехоустойчивость и способность работать от одного источника питания с низкими требованиями к стабильности его напряжения. Недостатком КМДП-схем является усложнение технологии производства, снижение скорости переключения и плотности упаковки. Триггеры ЭП для адресного обращения включаются в узлы двумерной матричной схемы выбора ЭП. Шины адресного выбора активируются дешифраторами строк и столбцов в соответствии со структурной схемой ЗУ, показанной на рисунке 3.9, б. На рисунке 3.9, a приведено условное обозначение модуля оперативного ЗУ, которое не зависит от схемных особенностей реализации статических ЭП. На рисунке 3.10 приведены временные диаграммы процессов записи и считывания для нотации сигнальных линий модуля ЗУ, показанного на рисунке 3.9, a. Отсчёт времени обращения по записи (tW ) в ЗУ (см. рисунок 3.10, a) ведётся от начала последовательной установки кодов адреса (Адр), данных (/DI) и сигнала управления записью (/WR) до завершения их снятия

3.5 Запоминающие устройства

85

после устойчивой фиксации данных в ячейке хранения. Аналогично отсчёт времени обращения (см. рисунок 3.10, б) по считыванию (tR) ведётся от последовательной установки кода адреса и сигнала управления чтением (WR&/CS) до завершения их снятия после устойчивой фиксации выходных данных (DO) на заданное время на выходе ЗУ.

Рис. 3.9 – Структурная схема блока памяти

На рисунке 3.10 отмечены интервалы t1, t2, t3 требуемых взаимных задержек сигналов переключения ячеек ЗУ. Альтернативой статическим ЭП ЗУ стали динамические ЭП с запоминающей ёмкостью C, включённой между переключателями на МДП-транзисторах (см. рисунок 3.11). Они позволили на половину порядка увеличить плотность упаковки ЭП по сравнению со статическими, повысить быстродействие и снизить уровень рассеиваемой энергии.

Информация в динамическом ЭП сохраняется в форме заряда емкости C, совмещённой с конструкцией транзистора МДП. Предложен ряд схемных решений динамических ЭП с разным числом транзисторов МДП в элементе. Варианты схем динамических ЭП на трех транзисторах изображены на рисунках 3.11, a, б. В них могут использоваться как раздельные Шазп, Шасч, так и общие адресные и разрядные шины для записи и считывания. Заряд запоминающего конденсатора C во времени уменьшается из-за действия токов утечки. Время разряда конденсатора до допустимого уровня является временем хранения информации и лежит в пределах от нескольких миллисекунд до секунды при величине ёмкости 0,01–0,2 пф.

86	Глава 3. Микропроцессоры

Рис. 3.10 – Временные диаграммы ЗУ

Для исключения потери информации заряд запоминающей ёмкости ЭП необходимо периодически обновлять (регенерировать).

Рис. 3.11 – Элементы динамического хранения

Этот процесс характерен для динамических ЗУ, в отличие от статических. Обновлению обычно одновременно подвергаются данные во всех ЭП, расположенных на одной интегральной подложке. Технически режим регенерации заряда в запоминающих ёмкостях динамических ЭП решён таким образом, что при наборе адреса в младшей половине адресов модуля ЗУ, при активном уровне сигнала /CS, восстанавливается информация в ЭП всех столбцов на пересечении с выбранной строкой, независимо от того, является ли процесс считыванием или записью. Регенерация хранимой информации обеспечивается перебором состояний разрядов младшей половины адресного кода при активном сигнале WR&/CS. Достаточность линейного перебора половины кода полного адреса при регенерации определяет относительную долю Ар времени регенерации в общем времени хранения на уровне

n

22 Ар = tr tm ,

где n — разрядность адресной шины модуля ЗУ; tr и tm — соответственно время обращения к ЗУ по чтению и допустимое время хранения модуля ЗУ.

Для типовых значений tr = 20nC, tm = 2mC и Ар 0,1 приемлемые значения разрядности адреса модуля составляют n 26, а время регенерации не превысит

3.5 Запоминающие устройства

87

160 микросекунд. Если это время не приемлемо в системе, то должны приниматься системные решения по разделению модулей памяти на меньшие части и разделению процесса регенерации во времени. При регенерации нежелательным является вывод регенерируемых состояний на выходы DO модуля ЗУ. Для этого на время регенерации хранимых данных необходимо выходы модулей динамических ЗУ блокировать. С внешним управлением этим процессом связано расширение состава функциональных входов динамических ЗУ в сравнении с приведенным на рисунке 3.9, a для модуля статического ЗУ. На рисунках 3.12, а, б приведены две модификации внешних описаний динамических ЗУ.

Рис. 3.12 – Условные обозначения модулей памяти

В модификации ЗУ на рисунке 3.12, a активное состояние входа /RF соответствует режиму регенерации с блокировкой выхода данных модуля в третьем состоянии. В модификации ЗУ на рисунке 3.12, б предусматривается блокировка выхода при регенерации через применение сигналов /RAS и /CAS. Сигналы /RAS

и/CAS предназначены для последовательного сопровождения кода адреса строк

икода адреса столбцов в накопитель полного адреса модуля ЗУ. Это решение позволяет вдвое уменьшить число внешних контактов адресной шины на корпусах модулей ЗУ и ослабить их влияние на помехоустойчивость и время доступа.

Попутно эти сигналы были задействованы в блокировке выхода DO модуля ЗУ. Режим регенерации и блокировка выходов DO устанавливаются с подачей адреса

исигнала выбора строк /RAS без активизации сигнала /CAS. В работе с динамическим ЗУ, как правило, применяется специализированный контроллер регенерации, задачей которого является отслеживание интервала времени от одного цикла регенерации до другого, подготовка запроса и контроль реакции процессора, перехват шин к ЗУ и исполнение процесса регенерации.

Показанное на рисунке 3.9, a условное обозначение, рассчитанное на хранение 2n m-разрядных двоичных слов, является общим и для динамических, и для статических оперативных запоминающих устройств. Для адресных обращений ЭП

итех, и других ЗУ помещаются в узлы двумерных или трёхмерных матриц. При необходимости выделить специфику запоминающего элемента в поле обозначения функции устройства для динамических ЗУ вводится обозначение DRAM, а для статических ЗУ — SRAM.

88	Глава 3. Микропроцессоры

3.5.5 Постоянные запоминающие устройства

Постоянные ЗУ (ПЗУ) на ранних этапах развития вычислительной техники использовались для хранения констант. Позднее они стали носителями несменяемых или сменяемых по истечении некоторого времени программ и данных. В современных условиях они стали основой накопителей информации и в виде программ и данных, включая массивы текстовых и графических данных. Параметрами ПЗУ являются информационная емкость, время обращения, разрядность данных, потребляемая мощность, время хранения, зависимость хранения от наличия электропитания.

Постоянные ЗУ являются регулярной матричной структурой, состоящей из матриц элементов И и ИЛИ. Структура постоянного ЗУ, показанная на рисунке 3.13, содержит матрицу элементов памяти (МЭП), дешифратор адреса (DC), адресные формирователи (FA), многополюсный переключатель (MX ), устройство управления выбором, записью, считыванием (CP), буферы считывания BR. На рисунке 3.14 показаны варианты элементов связи (ЭС) МЭП. В постоянном ЗУ информация заносится в матрицу элементов ИЛИ, а матрица элементов И является фиксированным дешифратором входных комбинаций. Разновидностью ПЗУ являются «программируемые» логические матрицы (ПЛМ), которые при занесении информации в матрицу элементов И относятся к группе постоянных «программируемых» матриц логики (ППМЛ). При возможности занесения информации в обе матрицы программируемые ЗУ включаются в группу постоянных «программируемых» логических матриц (ППЛМ). В зависимости от числа «программируемых» матриц их относят к одноили к двухуровневым.

Рис. 3.13 – Структура матричных ЗУ

По ресурсу смены информации в матрицах постоянные ЗУ делятся на однократно и многократно «программируемые». Термин «программирование» для постоянных ЗУ имеет особый смысл режима записи в сравнении с оперативными ЗУ. Запись информации в постоянные ЗУ специфична тем, что она связана либо с установкой элементов хранения в устройство, либо с разрушением их в устройстве, либо с обратимым изменением свойств при записи в условиях, радикально отличающихся по режимам и времени действия в сравнении с процессом считывания. Однократно «программируемые» производителем ЗУ принято называть масочными постоянными ЗУ (МПЗУ). В процессе производства ЭС устанавливаются или исключаются по избирательной схеме «программирования» (этому ва-

3.5 Запоминающие устройства

89

рианту соответствуют помеченные связи на рисунках 3.14, а, б). Для однократно программируемых постоянных ЗУ потребителю предоставляется возможность «программировать» ЗУ разрушением ЭС внешним режимным воздействием (этому варианту соответствуют ЭС в виде расплавляемой перемычки на рисунке 3.14, г, и разрушаемый пробоем диод на рисунке 3.14, в).

Рис. 3.14 – Элементы хранения ПЗУ

Однократно программируемые потребителем постоянные ЗУ относятся в группу ППЗУ, а программируемые матрицы в группы ППМЛ и ППЛМ. Развитие технологии полевых полупроводниковых приборов с изолированными каналами позволило исполнить ЭС с длительным сроком хранения программированных состояний, с возможностью их стирания и повторного занесения. На их основе реализованы многократно программируемые (репрограммируемые), постоянные ЗУ (РПЗУ и РПЛМ). Конструкция ЭС в виде МДП-транзистора с двумя затворными электродами (см. рисунок 3.14, e), один из которых изолирован от внешних электрических связей (так называемый плавающий затвор), позволила создать репрограммируемые постоянные ЗУ с повторной записью информации со стиранием ультрафиолетовым облучением (СППЗУ). Свойства изменения пороговых напряжений внешним электрическим полем (см. рисунок 3.14, д) реализованы в конструкции с МДПтранзистором на двухслойном диэлектрике затвора (структура «металл — нитрид кремния — двуокись кремния — кремний», известная как МНОП-структура). Применение этого ЭС в постоянных ЗУ позволило реализовать репрограммируемые ЗУ с электрической записью и с электрическим стиранием (ЭСППЗУ) информации. Прогнозируемый срок хранения информации, записанной в устройствах СППЗУ, более 10 лет подтверждается на изделиях, функционирующих в учебной лаборатории более 25 лет. Для стирания информации ультрафиолетовым облучением требуется локализация модуля памяти и достаточно длительное, более 20 минут, облучение. Это является определённым недостатком таких устройств, но тем не менее благодаря длительному сроку хранения информации СППЗУ не вышли из применения до настоящего времени. В новых конструкциях постоянных ЗУ широкое распространение получили ЭСППЗУ, для которых сроки хранения информации также прогнозируются не менее 10 лет. Одним из определяющих параметров репрограммируемых постоянных ЗУ является число циклов повторного программирования. Для СППЗУ со стиранием ультрафиолетовым облучением число циклов ограничено (50–100), тогда как ЭСППЗУ по числу циклов характеризуются значе-

90	Глава 3. Микропроцессоры

ниями более (5–10) 104. Постоянные ЗУ с технологией ЭСППЗУ с начала 21 века стали реальной заменой периферийных устройств хранения информации на промежуточных носителях с транспортными механизмами. За десятилетие ЭСППЗУ в форме flash-устройств вытеснили гибкие магнитные диски и успешно стали конкурировать с накопителями на жёстких дисках, имея равные показатели времени выборки при считывании информации с оперативными ЗУ, многократно меньше накопителей на жёстких дисках по массогабаритным показателям и экономичнее по энергопотреблению. При работе с flash ЗУ следует учитывать многократное превышение времени записи (доли и единицы миллисекунд) в сравнении со считыванием (десятки наносекунд), а также различие режимных показателей технических средств записи и считывания. Фактически запись и стирание информации в ЭСППЗУ осуществляется с помощью специализированного программноуправляемого адаптера-программатора (со специфицированным протоколом функционирования). Снижение размерных факторов конструкций ЭС в современных конструкциях ЭСППЗУ позволило реализовать программаторы записи на одном кристалле с ЗУ. Но различие времён считывания и записи необходимо учитывать при работе с ЭСППЗУ в составе МПК и МПС, предусматривая специфицированное время обращения по записи.

Условное графическое обозначение (УГО) постоянных ЗУ, в отличие от оперативных ЗУ, в поле функции обозначения содержит аббревиатуру ROM (Read Only Memory).

3.5.6 Иерархическая структура памяти ЭВС

Ряд объективных причин определил организационную структуру памяти процессорных устройств и комплексов на их основе, за которой закрепилось понятие — «иерархическая структура». На рисунке 3.14 приведена примерная организационная структура памяти ЭВС. Сверхоперативная память (СОЗУ) размещается в процессоре с тем, чтобы поддержать функционирование информационного преобразователя ОУ. Этот вид оперативной памяти размещается на кристалле процессора, имеет минимальные токовые нагрузки, по времени переключения согласован с фронтами переключения устройства управления процессора, представлен набором регистров общего назначения с безадресным или кодированным обращением по чтению и записи. Невозможность, а отчасти неудобства безадресного обращения к большому массиву ячеек хранения определили вынос большей части памяти за пределы модуля процессора с делением на уровни (эшелоны).

Первый эшелон памяти за границами процессора представлен адресуемой областью, отнесённой на рисунке 3.14 к основной памяти (ОП). К этой области процессор может обратиться, выставляя и адрес, и управляющие сигналы, и поддержать информационный поток собственными шинами адреса, данных и управления. Следующая, расширенная область памяти (РЗУ) на разных хронологических этапах развития МПС имела разную мотивацию присутствия, но в конечном итоге она обслуживается не столько процессором, сколько специализированными аппаратно-программными средствами. Компоновка и структурирование информации в этой области осуществляется как в форме массивов с произвольным доступом, так и в форме последовательных массивов, называемых «электронными дисками», эшелонами кэшей верхних уровней. В этой области разыгрываются сценарии