50. Каким способом можно наращивать разрядность дешифратора? Опишите схемотехнические приемы, укажите, каким требованиям должны удовлетворять используемые при этом малоразрядные дешифраторы.

Возможность наращивания входной разрядности дешифратора производится путем соединения нескольких малоразрядных дешифраторов, имеющих входы разрешения выходных сигналов.

Из малоразрядных дешифраторов можно построить схему, эквива­лентную дешифратору большей разрядности. Для этого входное слово делится на поля. Разрядность поля младших разрядов соответствует числу входов имеющихся дешифраторов. Оставшееся поле старших разрядов служит для получения сигналов разрешения работы одного из дешифраторов, декодирующих поле младших разрядов.

Общее разрешение или запрещение работы схемы осуществляется по входу EN дешифратора первого яруса. В качестве примера на рис. 2.5 приведена схема дешифрации пятиразрядного двоичного кода с помощью дешифраторов "3-8" и "2-4". Для получения нужных 32 выходов составляется столбец из четырех дешифраторов "3-8". Дешифра­тор "2-4" принимает два старших разряда входного кода. Возбужденный еди­ничный выход этого дешифратора отпирает один из 'дешифраторов столбца по его входу разрешения. Выбранный дешифратор столбца расшифровывает три младших разряда входного слова.

Каждому входному слову соответствует возбуждение только одного выхода. Например, при дешифрации слова X4X3X2X1X0 = 11001₂ = 25₁₀ на входе дешиф­ратора первого яруса имеется код 11, возбуждающий его выход номер три (показано крестиком), что разрешает работу DC4. На входе DC4 действует код

0. поэтому единица появится на его первом выходе, т. е. на 25 выходе схемы в целом, что и требуется.

51. Какой прием позволяет на базе дешифратора реализовать произвольную функцию нескольких аргументов?

52. Что представляет собой цифровое устройство «шифратор», для чего может использоваться шифратор, каков принцип функционирования шифратора?

Шифратор, называемый также кодером или кодирующим устройством, выполняют операцию, обратную по отношению к операции дешифратора: они преобразуют код "1 из N" в двоичный. При возбуждении одного из входов шифратора на его выходе формируется двоичный код номера возбужденной входной линии. Полный двоичный шифратор имеет 2ⁿ входов и n выходов.На рисунке показан шифратор, позволяющий закодировать десятичные цифры от 0 до 7 в соответствующие им двоичные числа.

53. Что представляет собой цифровое устройство «приоритетный шифратор», для чего может использоваться приоритетный шифратор, каков принцип функционирования приоритетного шифратора?

При рабо­те ЭВМ и в других устройствах часто решается задача определения приори­тетного претендента на пользование каким-либо ресурсом. Несколько кон­курентов выставляют свои запросы на обслуживание, которые не могут быть удовлетворены одновременно. Нужно выбрать того, кому предоставляется право первоочередного обслуживания. Простейший вариант решения ука­занной задачи — присвоение каждому источнику запросов, фиксированно­го приоритета. Например, группа из восьми запросов R7—Ro формируется так, что высший приоритет имеет источник номер семь, а далее приоритет уменьшается от номера к номеру. Самый младший приоритет у нулевого источника — он будет обслуживаться только при от­сутствии всех других запросов. Если имеются одновременно несколько за­просов, обслуживается запрос с наибольшим номером.