3.3. Лічильники та дільники частоти слідування імпульсів

Лічильником називають послідовнісний ЦА, що забезпечує збереження кодового слова і виконання над ним операції рахування. Операція рахування полягає у зміні значення числа С у лічильнику на задану константу (частіше за все на одиницю).

Основним параметром лічильника є модуль рахування М (інша назва – ємність), тобто максимальне число імпульсів, що може бути перелічене лічильником. Лічильник, що має n двійкових розрядів, може знаходитися у станах. При надходженні на вхід додаючого лічильника 2ⁿ-го імпульсу, він переходить із стану 2ⁿ - 1 у стан 0. Таким чином, n-розрядний додаючий двійковий лічильник має модуль рахування М = 2ⁿ.

Лічильники характеризуються також швидкодією, що визначається припустимою частотою вхідних сигналів (імпульсів) і часом встановлення стану лічильника. Реалізовуються лічильники частіше за все на Т- або JK-тригерах.

Лічильники класифікують за різними ознаками:

1. За напрямком рахування: лічильник, що реалізовує мікрооперацію С: = С + 1 (інкрементацію) називають додаючим, а той, що виконує мікрооперацію С: = С - 1 (декрементацію) – віднімаючим. Лічильник називається реверсивним, якщо може реалізувати рахування в обох напрямках.

2. За способом організації схеми переносу (за способом з’єднання тригерів між собою, тобто способом передавання сигналу з молодшого розряду до старшого) лічильники можуть бути з послідовним, паралельним, наскрізним та з комбінованим переносами.

3. У залежності від наявності синхронізації: лічильники можуть бути синхронні та асинхронні.

4. За способом кодування внутрішніх станів лічильника розрізняють двійкові лічильники, лічильники Джонсона, лічильники з кодом „1 із N” та інші.

Лічильники застосовуються у пристроях фазової корекції, у цифрових вимірювальних приладах, у перетворювачах циклів та інших вузлах засобів зв’язку.

Додаючий та віднімаючий двійкові лічильники з послідовним переносом

Схема та УГП трирозрядного додаючого двійкового лічильника із послідовним переносом зображені на рисунку 3.15. Такий лічильник може реалізовувати послідовність рахування від 0 до 2³ – 1 = 7. Кожний стан відповідає трирозрядному двійковому числу від 000 до 111. Початковий стан 000 встановлюється подачею імпульсу на вхід R усіх Т-тригерів одночасно.

Рис. 3.15. Трирозрядний двійковий додаючий лічильник

Тригери, з яких складається лічильник, побудовані таким чином, що вони переходять у протилежний стан за умови наявності на вході зміни рівня вхідної напруги з 1 на 0, тобто при проходженні заднього фронту вхідного імпульсу. Принцип роботи лічильника пояснюється часовою діаграмою сигналів на його виходах, поєднаною з таблицею переходів, як показано на рисунку 3.16.

З надходженням першого імпульсу на вхід С тригер ТТ1 переходить у стан 1 (Q₁ = 1). На входах тригерів ТТ2 і ТТ3 не відбувається зміна рівнів вхідної напруги з 1 на 0, ці тригери зберігають свій стан незмінним. У лічильнику записане число 001. З приходом другого імпульсу тригер 1 переходить у стан 0, тригер 2 – у стан 1. Тригер 3 зберігає свій стан незмінним. У лічильнику записане тепер число 010. Тригер 3 перейде до стану 1 лише при надходженні на лічильний вхід четвертого імпульсу.

Рис. 3.16. Часова діаграма роботи трирозрядного додаючого лічильника

До моменту приходу восьмого імпульсу на виходах тригерів Q₁, Q₂, Q₃ буде встановлений рівень 1. По закінченні його дії всі тригери лічильника перейдуть у стан 0. Лічильник тепер готовий рахувати нову імпульсну послідовність з восьми імпульсів.

З рисунка 3.16 видно, що частота проходження імпульсів на виході першого тригера удвічі менша, ніж на вході С, на виході другого тригера – у 4 рази, на виході третього – у 8 разів, тобто кожний тригер лічильника зменшує частоту проходження імпульсів удвічі. Ця властивість лічильників і обумовила можливість їхнього застосування у якості дільників частоти проходження імпульсів на число 2ⁿ, тобто, використовуючи лічильник, можна одержати з однієї імпульсної послідовності декілька синхронізованих послідовностей кратних частот, необхідних, наприклад, для погодженого керування (тактування) вузлами ЕОМ у цілому.

Схема трирозрядного віднімаючого двійкового лічильника, яка подана на рисунку 3.17, відрізняється від розглянутої схеми додаючого лічильника тим, що:

1. сигнал на вхід кожного наступного тригера подається не з прямого, а з інверсного виходу попереднього тригера;

2. замість входу RESET («Встановлення 0») присутній вхід SET («Встановлення 1») для забезпечення початкового стану 111. У такому лічильнику з надходженням кожного імпульсу на вхід С відбувається зменшення записаного числа на 1. Після надходження восьмого імпульсу в лічильнику встановлюється початковий стан 111.

Рис. 3.17. Двійковий трирозрядний віднімаючий лічильник

Реверсивний лічильник

Для перетворення схеми реверсивного лічильника у схему додаючого або віднімаючого лічильника, у міжрозрядні кола переносу необхідно додати логічні елементи, що дозволяють робити переключення запуску кожного наступного тригера з прямого або з інверсного виходу попереднього тригера. На рисунку 3.18 зображена схема реверсивного лічильника з керуючим RS-тригером.

При встановленні керуючого RS-тригера у стан 1 (подачею імпульсу на вхід «+») відкриваються елементи ТА, через які до входів наступних тригерів підключаються прямі виходи попередніх. При цьому лічильник буде працювати як додаючий. Встановлення вихідного стану 000 в цьому випадку здійснюється подачею відповідного імпульсу на вхід S.

Рис. 3.18. Схема двійкового реверсивного лічильника

При встановленні RS-тригера у стан 0 (подачею імпульсу на вхід «-») відкриваються елементи ТА, через які до входів наступних тригерів підключаються інверсні виходи попередніх. Лічильник буде працювати як віднімаючий. Відповідно, встановлення вихідного стану 111 здійснюється подачею імпульсу встановлення на вхід R схеми. Елементи АБО в схемі реверсивного лічильника необхідні для розв’язки виходів комутуючих елементів ТА.

Крім розглянутих найпростіших двійкових лічильників існують лічильники з модулем рахування Кс  2ⁿ. З них частіше за все застосовуються лічильники, що працюють у десятковому коді або у двійково-десятковому (так звані декади). Також широко застосовуються лічильники з програмованим модулем рахування – наприклад, у складних схемах синхронізації.

Дільники частоти слідування імпульсів

Дільник частоти – це пристрій, який при надходженні на його вхід періодичної імпульсної послідовності формує на виході таку ж послідовність, але з частотою повторення імпульсів, яка у визначене число разів К_д менша, ніж частота повторення імпульсів вхідної послідовності.

Як було розглянуто раніше, двійкові лічильники можуть бути використані дільники частоти слідування імпульсів на 2ⁿ. На практиці часто потрібні дільники частоти імпульсів на числа, що не дорівнюють 2ⁿ. Можливі різні варіанти побудови таких дільників. Наприклад, аналізуючи роботу кільцевого регістра, розглянутого раніше, можна помітити, що частота появи імпульсів на будь-якому з його виходів, порівняно з частотою вхідних імпульсів, зменшується в ціле число разів m, що дорівнює кількості замкнутих у кільце тригерів регістра (F_вих1 = F_вх / m). Це означає, що кільцевий регістр є дільником частоти імпульсів з коефіцієнтом ділення К_д = m.

Спосіб побудови дільників частоти у вигляді кільцевого регістра зручний тим, що можна легко отримати будь-який потрібний коефіцієнт ділення, але для великих значень К_д він є дуже неекономічним. Наприклад, для отримання К_д = 28 потрібен двадцятивосьмирозрядний кільцевий регістр, тобто 28 тригерів, з’єднаних у кільце.

Для зменшення числа тригерів можна використовувати схеми дільників частоти слідування імпульсів у вигляді послідовного (каскадного) з’єднання двох або більше кільцевих регістрів (за умови, що необхідний К_д не є простим числом і може бути поданий у вигляді К_д1*К_д2*… К_дn). Наприклад, дільник на 28 може бути реалізований у вигляді послідовного з’єднання двох дільників, один із яких має m₁ = 4 тригери (К_д1 = 4), інший має m₂ = 7 тригерів (К_д2 = 7). Загальний коефіцієнт ділення у цьому випадку К_д = К_д1  К_д2 = 28, а число тригерів у схемі m = m₁ + m₂ = 11.

На практиці найбільш часто використовуються дільники, реалізовані на основі лічильників з ЛЗЗ. Необхідне число тригерів у них визначається як мінімальне n, що задовольняє нерівності 2ⁿ >= К_д (для отримання К_д = 28, наприклад, потрібно лише n = 5 тригерів). Очевидно, що лічильник в цьому випадку має 2ⁿ - К_д = L «надлишкових» станів, що не використовуються. Відповідно, їх необхідно виключити.

Для будь-якого К_д в загальному випадку можна запропонувати безліч реалізацій лічильника – в залежності від того, які стани виключаються. Всі вони можуть бути отримані одним з двох основних методів: модифікації міжрозрядних зв’язків або керування скиданням.

При використанні способу керування скиданням після встановлення в лічильнику числа К_д - 1 потрібно у наступному такті роботи забезпечити скидання лічильника у нульовий (вихідний) стан, після чого починається новий цикл функціонування. Забезпечення такого скидання і є основною функцією ЛЗЗ.

Загальний вигляд схеми ЛЗЗ поданий на рисунку 3.19. Вона містить в собі кон’юнктор з n входами, що формує сигнал скидання для тригерів всіх розрядів лічильника. На його входи подаються вихідні сигнали тригерів або їх інверсії – в залежності від значень розрядів К_д - 1-го стану лічильника.

В

Рис. 3.19. Загальний вигляд

схеми ЛЗЗ

икористання розглянутого способу дозволяє отримувати дуже прості схеми дільників частоти з можливістю зміни К_д. Але такі дільники мають суттєвий недолік – перед скиданням у них можливе короткочасне встановлення виключеного стану, що для деяких схем неприпустимо.

При побудові дільника частоти способом модифікації міжрозрядних зв’язків надлишкові стани виключаються безпосередньо з таблиці функціонування лічильника. У результаті отримують схему з нестандартними зв’язками між тригерами, що і пояснює назву методу. При синтезі схеми таким способом необхідно пам’ятати наступне. У лічильнику кожна комбінація станів тригерів визначає у деякій системі числення кількість імпульсів, що надійшли на вхід до даного моменту часу. У дільнику частоти послідовність станів може бути довільною, важливо лише забезпечити заданий коефіцієнт ділення К_д. Тому послідовність станів вибирають за умови забезпечення при заданому К_д найбільшої простоти міжтригерних зв’язків з метою більш економічної схемотехнічної реалізації дільника.

Приклад. Необхідно синтезувати дільник частоти з К_д = 3 (лічильник із періодом 3). Число тригерів у такому лічильнику n = 2. При n = 2 число можливих станів лічильника дорівнює 4 (00, 01, 10, 11). Щоб одержати дільник, необхідно забезпечити перехід лічильника зі стану 10 відразу у вихідний стан 00, минаючи стан 11. Виключення стану 11 досягається введенням до схеми лічильника зворотного зв’язку, що з’єднує інверсний вихід тригера Т2 із входом J тригера Т1, як показано на рисунку 3.20.

Рис. 3.20. Дільник частоти слідування імпульсів з К_д =3 на JK-тригерах

Початковий стан лічильника 00 забезпечується подачею сигналу „скидання” на вхід R схеми. На входи К обох тригерів постійно подається логічна одиниця. При подачі на вхід С першого вхідного імпульсу другий тригер залишається у нульовому стані (K = 1, J = 0). Перший тригер переходить до стану 1, бо на його вхід J надходить з інверсного виходу другого тригера по колу зворотного зв’язку логічна 1 (J = K = 1).

При подачі на вхід С другого вхідного імпульсу обидва тригери змінюють свій стан на протилежний (J = K = 1). При надходженні на вхід С третього вхідного імпульсу, лічильник знаходиться у початковому стані 00 (тому що для обох тригерів K = 1, J = 0). Після цього робочий цикл лічильника повторюється.

А

Таблиця 3.9

лгоритм функціонування дільника поданий у таблиці переходів (табл. 3.9).

Номер вхідного імпульсу	Стани тригерів
	Поточний		Наступний
	Q2	Q1	Q2	Q1
1	0	0	0	1
2	0	1	1	0
3	1	0	0	0
…	…	…	…	…

Дільники частоти слідування імпульсів застосовуються у схемах синхронізації та у синтезаторах частоти.