2. Назначение выводовi8051

Рис. Расположение выводов i8051

Назначение выводов i8051:

• Vcc — напряжение питания;

• Vss — земля;

• P0 — Port 0, 8-битный двунаправленный порт ввода-вывода с открытым стоком, при доступе к внешней памяти является мультиплексированной шиной младшего байта адреса и данных, в режиме программирования ПЗУ принимает байты кода, а в режиме верификации ПЗУ выдает их;

• P1 — Port 1, 8-битный двунаправленный порт ввода-вывода с внутренними нагрузочными резисторами, в режиме программирования и верификации ПЗУ принимает младший байт адреса;

• P2 — Port 2, 8-битный двунаправленный порт ввода-вывода с внутренними нагрузочными резисторами, при доступе к внешней памяти является старшей половиной шины адреса при 16-разрядной адресации или выдает содержимое специального функционального регистра P2 при 8-разрядной адресации;

• P3 — Port 3, 8-битный двунаправленный порт ввода-вывода с внутренними нагрузочными резисторами, также является источником или приемником множества сигналов:

• P3.0 — RxD, принимаемые данные;

• P3.1 — TxD, передаваемые данные;

• P3.2 — INT0#, внешнее прерывание 0;

• P3.3 — INT1#, внешнее прерывание 1;

• P3.4 — T0, внешний вход таймера 0;

• P3.5 — T1, внешний вход таймера 1;

• P3.6 — WR#, сигнал записи внешней памяти данных;

• P3.7 — RD#, сигнал чтения внешней памяти данных;

• RESET — сброс, должен удерживаться в течение двух машинных циклов;

• ALE/PROG# — выходной сигнал Address Latch Enable (разрешение защелкивания адреса) или входной сигнал программирования ПЗУ;

• PSEN# — Program Store Enable, сигнал чтения внешней памяти программ;

• EA#/Vpp — External Address Enable, сигнал разрешения внешней памяти программ, должен быть подключен к Vss для приема команд из внешней памяти в диапазоне адресов 0000h-FFFFh или к Vcc для исполнения внутреннего кода, однако если установлен бит безопасности ПЗУ, то внешний код не может быть исполнен, кроме того данный вывод служит для подачи напряжения 21 В (Vpp) при программировании ПЗУ;

• XTAL1, XTAL2 — выводы внутреннего генератора тактовых сигналов.

3. Структурная схемаi8051

Рис. Структурная схема i8051

2. Микроконтроллеры семействаavrкомпанииatmel

1. Общая характеристика архитектуры, системы команд и ассемблераAvr

1. Состав семейства и основные характеристики микроконтроллеровAvr

В составе семейства AVR выделяются три подсемейства:

1. Tiny AVR — недорогие миниатюрные микроконтроллеры.

2. Classic AVR — основная линия микроконтроллеров.

3. Mega AVR — линия микроконтроллеров для сложных приложений, требующих большого объема памяти.

Архитектура микроконтроллеров AVR может быть классифицирована как Гарвардская RISC-архитектура. Они имеют раздельную память команд и данных. Система команд у разных моделей микроконтроллеров AVR включает от 89 до 130 команд, которые в большинстве своем выполняются за один такт, благодаря наличию простого одноуровневого конвейера, включающего всего две стадии: выборки и исполнения.

Основные характеристики микроконтроллеров AVR:

• разрядность — 8;

• тактовая частота — 1-20 МГц;

• Flash-память (Flash-ROM) программ, перепрограммируемая до 10000 раз;

• электрически перепрограммируемая постоянная память данных (EEPROM), перепрограммируемая до 100000 раз;

• С-ориентированная система команд;

• программная совместимость снизу вверх, от младших моделей к старшим;

• ортогональность (отсутствие специализации регистров данных) — все 32 регистра микроконтроллера могут участвовать во всех командах;

• низкое энергопотребление.