Лекции / Схемотехника ЭВМ. Лекция 07. Счётчики. Синхронные и асинхронные

Таблица 3.6

Функционирование i-го разряда счётчика

V R Di Qi Qi R*i Si*

0	0	0	0	0	0	x	1
1	0	0	0	1	0	0	1
2	0	0	1	0	1	1	0
3	0	0	1	1	1	1	x
4	0	1	0	0	0	x	1
5	0	1	0	1	0	0	1
6	0	1	1	0	0	x	1
7	0	1	1	1	0	0	1
8	1	0	0	0	0	x	1
9	1	0	0	1	1	1	x
10	1	0	1	0	0	x	1
11	1	0	1	1	1	1	x
12	1	1	0	0	0	x	1
13	1	1	0	1	0	0	1
14	1	1	1	0	0	x	1
15	1	1	1	1	0	0	1
		t				t+1

Таблица 3.7

Характеристическая таблица RS-триггера

Qti Qit+1	R*i	K*I
0 0		1
0 1	1	0
1 0	0	1
1 1	1

Параллельную загрузку и установку в нуль счётчика реализуем использованием асинхронных входов установки S* и сброса R* JK- триггеров. С учётом условия задачи функционирование i-го разряда счётчика в этих двух режимах представлено в табл.3.6. Табл.3.7 - характеристическая таблица для триггера, управляемого асинхронными входами R* и S*.

ИзкартКарно(рис.3.14) следует

*

=V R + Di R,

Ri

S*

= D +V + R

= D V R.

i

i

i

(3.13)

Из уравнения (3.13) видно, что при такой реализации сигналов Ri* и Si* не выполняется требование обеспечения единой нагрузки для входов

V и Di.

Запишем уравнение для Ri* в другом виде (см. штриховой контур на рис.3.14,а):

Ri* =V R + DV R.

(3.14)

Преобразуем выражение (3.14) c учётом закона тавтологии:

Ri* =V R + DiV RR =

=R(V + DV R) =

=R(V +Si*) = RVSi*.

Итак, окончательные выражения для сигналов Ri* и Si* будут иметь вид

Ri* = RVSi*, Si* = DiV R.

(3.15)

Обратите внимание, что инверторы, предназначенные для реализации

S*	Di		R*	Di
V	1	1	1			1
	0	0	V	1	1	1
			1
	0	R	1	1	1	R
		0				1
1	1	0	0		1	1
	Qi				Qi
	а				б

Рис.3.14. Карты Карно: а - для R*; б - для S*

сигналов «+1»; «–1»; R ; V выполняют роль буферных усилителей, обеспечивающих единичную нагрузку по входам «+1»; «–1»; V; R.

Из условия задачи и временных диаграмм счётчика (рис.3.15) для сигналов переноса P3 или P≥15 заёма Z3 или Z ≤0 можно записать

P3 = P≥15 =Q3Q2Q1Q0 +1, Z3 = Z ≤0 =Q3Q2Q1Q0 −1. (3.16)

R

V

D0

D1

D2

D3

+1

-1

Q0

Q1

Q2

Q3

P3

Z3

14

15

0

1

2

3

2

1

0

15

14

13

12

Рис.3.15. Временные диаграммы счётчика типа ИЕ7

Уравнения (3.12), (3.15) и (3.16) полностью определяют структуру проектируемого счётчика (рис.3.16).

Для получения большей разрядности счётчики можно включать последовательно, используя выходы переноса и заёма (рис.3.17,а). В этой схеме включения внутри четырёхразрядной группы реализован параллельный перенос, а между группами - последовательный.

Для реализации параллельного переноса между всеми разрядами счётчика преобразуем уравнения (3.16):

P3 = P≥15 =Q3Q2Q1Q0 +1 +1 =

=Q3Q2Q1Q0 +1+(+1) = P3 +(+1), (3.17)

Z3 = Z ≤0 =Q3Q2Q1Q0 −1 −1 =

=Q3Q2Q1Q0 −1+(−1) = Z3 +(−1).

Схема, реализованная по уравнениям (3.17), приведена на рис.3.17,б. На рис.3.18 представлены схемы и временные диаграммы преобразователей сигналов счёта.

Структура двоичного счётчика типа ИЕ7 используется и для построения двоично-десятичного счётчика, например, типа ИЕ6.

Дальнейшим развитием схем счётчиков с параллельным переносом являются схемы с двумя разрешающими входами. Примером такой схемы служит счётчик типа ИЕ9, структуру которого и функциональные возможности изучите самостоятельно [16].

При проектировании схем со счётчиками надо обязательно знать, по какому фронту синхросигнала счётчик переключается, какая относительно этого фронта возникает задержка на выходах триггеров, за какое время до активного фронта нужно устанавливать все управляющие сигналы и соответствующим образом проектировать схемы, включенные до и после счётчика.

Ещё один широко используемый метод построения реверсивных счётчиков заключается в следующем. Если сигналы с разрядов счётчика снимать не непосредственно, а через элементы «сумма по mod 2», то, объединив их вторые входы в управляющую цепь, можно превратить суммирующий счётчик в вычитающий, при снятии с него обратного кода. Аналогично вычитающий счётчик можно превратить в суммирующий.

					&	P3
						(≥ 15)
					&	Z3
						(≤ 0)
		&	&	R	TT	Q3
				J
	&	1		C
				K
	&			S
D3			&
		&	&	R	TT	Q2
				J
	&	1		C
				K
	&			S
D2			&
		&	&	R	TT	Q1
				J
R	&	1		C
	1			K
D1	&			S
			&
V	1	&	&	R		Q0
					TT
+1	1			J
		1		C
-1				K
	1			S
			&
	Рис.3.16. Схема реверсивного счётчика типа ИЕ7

D0

СТ2

Q0

D0

СТ2

Q0

D0

СТ2

Q0

D

1

Q

1

D

Q

1

D

1

Q

1

1

D2

Q2

D2

Q2

D2

Q2

D3

Q3

D3

Q3

D3

Q3

V

V

V

R

R

R

+1

+1

+1

+1

-1

-1

-1

-1

R

V

а

V

D0 СТ2 Q0

D0 СТ2 Q0

D0 СТ2 Q0

D1

Q1

D1

Q1

D1

Q1

D2

Q2

D2

Q2

D2

Q2

D3

Q3

D3

Q3

D3

Q3

V

V

V

R

R

R

+1

+1

+1

+1

-1

-1

-1

-1

R

1

1

1

1

1

1

б

Рис.3.17. Способы наращивания разрядности счётчиков типа ИЕ7:

а - с групповым переносом; б - с параллельным переносом

+1	&	1	ТИ
-1
			ТИ
	&		m

	&		m
		а
ТИ		&	+1
m	1
		&	-1
		б

+1

-1

ТИ m

в

Рис.3.18. Схемы преобразователей сигналов счёта: +1, –1 в ТИ, m (а); ТИ, m в +1, –1 (б); и их временные диаграммы (в)

3.6.Асинхронные счётчики

Касинхронным счётчикам относят счётчики с последовательным переносом, построенные на счётных триггерах, и счётчики, построенные на синхронных триггерах, не все тактовые входы которых подключают к входным тактовым импульсам.

Синтез таких счётчиков состоит из следующих процедур.

1.Учитывая динамику, эффективный (активный) перепад на тактовом входе и модуль счёта, определяют тип, количество триггеров и серию элементов.

2.Строят временную диаграмму счётчика по заданной последовательности смены состояний. На ней обязательно должен быть отражен полный замкнутый циклработы.

3.Определяют цепи, к которым должны быть подключены тактовые входы всех триггеров счётчика, по следующей методике. Частота импульсов на тактовом входе C синхронного триггера определяет максимальную частоту срабатывания триггера. Поэтому тактовый вход триггера должен быть присоединен к той цепи схемы счётчика, в которой, во-первых, активные перепады совпадают с моментами срабатывания данного триггера и, во-вторых, их «период повторения» равен минимальному времени между срабатываниями данного триггера. Период повторения взят в кавычки, так как в общем случае активные перепады располагаются во времени нерегулярно.

4.По временной диаграмме выявляют триггеры, которые работают

всчётном режиме. Триггер работает в счётном режиме, если он изменяет свое состояние на противоположное от каждого активного перепада, приходящего на его тактовый вход. Если используется универсальный

D-триггер, то для него сразу (без синтеза!) можно записать Di =Qi , а

для универсального JK-триггера - J = K = 1.

5. Определяют функции возбуждения для всех триггеров, не работающихвсчётномрежиме. Приэтомнеобходимо учитыватьследующее:

•при заполнении карт Карно, если они применяются для минимизации функций возбуждения, лучше использовать временные диаграммы, а не таблицы переходов;

•если при переходе от данного состояния к последующему не возникает активного перепада на тактовом входе данного триггера, то значения сигналов на его информационных входах (т.е. функции возбуждения) являются безразличными (будем обозначать «×»);

•функции возбуждения принимаются безразличными и в состояниях, которыеневходятврабочийциклсчётчика (будемобозначать «-»);

• если при переходе от данного состояния к последующему возникает активный перепад на тактовом входе рассматриваемого триггера, то в данном состоянии для функций возбуждений триггера записываются их значения из характеристической таблицы, соответствующие переходу триггера в следующее состояние. Это следует из того, что поведение триггера определяется потенциалами, действующими на его информационных входах в момент появления активного перепада на тактовом входе. Следовательно, эти потенциалы должны формироваться в состоянии, из которого осуществляетсяпереходвследующеесостояние.

6.Минимизируя функции возбуждения для всех триггеров, не работающих в счётном режиме, оформляют схему счётчика.

7.Проверяют, является ли схема самовосстанавливающейся.

8.Оформляют окончательную принципиальную схему счётчика. Пример 3.4. Синтезировать суммирующий асинхронный счётчик с

модулем счёта M = 12 с естественным порядком изменения состояний, начиная с нулевого, на универсальных D-триггерах. Порядок выполнения следующий.

1.Тип триггера задан, количество триггеров n = ]log212[ = 4.

2.Строим временные диаграммы (рис.3.19).

ТИ
									T0min
Q0
Q1									T1min
Q2						T2min
Q3										T3min
N состояния11	0	1	2	3	4	5	6	7	8	9	10	11	0
					Цикл работы счётчика

Рис.3.19. Временные диаграммы суммирующего счётчика с M = 12

3. Моменты срабатывания триггера разряда Q0 счётчика совпадают с положительными (01) перепадами тактовых сигналов ТИ, а минимальное время T0min между срабатываниями этого триггера равно периоду тактовых

импульсов, следовательно, тактовый вход триггера разряда Q0 должен быть соединенсвходнымитактовымиимпульсами.

Моменты срабатывания триггера разряда Q1 счётчика совпадают с положительными перепадами тактовых сигналов и инверсного выхода триггера разряда Q0, а минимальное время T1min между срабатываниями триггера Q1 равно двум периодам ТИ и одному периоду Q1, следовательно, тактовый вход триггера разряда Q1 должен быть соединен с ин-

версным выходом Q0 .

Применяя правило подключения тактовых входов к разрядам Q2 и

Q3, окончательно можно записать: C0 = ТИ; C1 = Q0 ; C2 = C3 = Q1 .

На рис.3.20 показана схема подключения тактовых входов всех триггеров проектируемого счётчика.

	Q0	Q1	Q2	Q3
D TT	D TT	D TT	D	TT
ТИ	C	C	C
C

Рис.3.20. Схема подключения таковых входов триггеров асинхронного счётчика

4. Из временных диаграмм (см. рис.3.19) видно, что триггеры разрядов Q0 и Q1 срабатывают от каждого приходящего на их тактовые входы перепада 01, следовательно, они работают в счётном режиме, т.е.

сразу можно записать: D0 = Q0 ; D1 = Q1 .

Триггеры Q2 и Q3 не работают в счётном режиме, так как триггер Q2 совершает переход 0→0 при действии тактового сигнала на его входе в процессе смены состояния 1011 на состояние 0000, а триггер Q3 совершает переход 0→0 при смене состояния 0011 на 0100.

5. Заполняем карты Карно для функций возбуждения D2 и D3

(рис.3.21).

Так как в течение цикла работы счётчика на тактовых входах C2 и C3 действуют только три разрешающих (активных) перепада, а именно при смене состояний 3 → 4, 7 → 8 и 11 → 0, то в данных картах Карно будет только три определённых значения для D2 и D3, которые должны быть сформированы в состояниях 3; 7 и 11. Например, для D2 триггер Q2 при смене состояния 3 на состояние 4 совершает переход 01, следовательно, в состоянии 3 должно быть D2 = 1. Рассуждая аналогично, можно записать D2 = 0 в состояниях 7 и 11. При смене состояний 0→1, 1→2, 2→3, 4→5, 5→6, 6→7, 8→9, 9→10, 10→11 на тактовых входах C2 и C3

не возникает активного перепада 01, следовательно, в состояниях 0, 1, 2,

Q1

Q3		10	11	9	8
		14	15	13	12		Q2
		6	7	5	4
		2	3	1	0

			Q0
			а
D2	Q1		D3
Q3	0		Q3
-	-	-	-
			Q2
	0
	1
		Q0
		б

	Q1
	0
-	-	-	-
			Q2
	1
	0
		Q0
		в

Рис.3.21. Карты Карно: а - эталонная; б - для D2; в - для D3

4, 5, 6, 8, 9 и 10 значения D2 и D3 безразличны. В картах Карно эти значения отмечены знаком «×». В рабочем цикле отсутствуют состояния 12, 13, 14, 15, следовательно, и в этих состояниях значения D2 и D3 безразличны. В картах Карно эти значения отмечены знаком «-».

6. Из карт Карно (рис.3.21,б,в) следует

D2 =Q3 Q2 ,

D =Q .

3 2

На рис.3.22,а приведена схема асинхронного суммирующего счётчика с M = 12.