12. Импульсные устройства на имс

а б в

Рис. 12.1. Триггер Шмитта: а – функциональная схема; б – преобразование

Входного сигнала; в – условное графическое обозначение

а б

Рис. 12.2. Схема укорачивания импульса на двух логических элементах (а)

и временная диаграмма (б)

Рис. 12.3. Схема укорачивания импульса с использованием триггера

а б в

Рис 12.4. Схема формирования короткого импульса из переднего или заднего фронта (а) и временные диаграммы (б) и (в)

Рис. 12.5. Схема формирования короткого импульса с одним логическим

элементом

Рис. 12.6. Эквивалентная схема формирователя короткого импульса

Рис. 12.7. Временная диаграмма для R>5000 Ом

а б

Рис. 12.8. Формирователь короткого импульса с задержкой относительно

переднего фронта (а) и временная диаграмма (б)

а б

Рис. 12.9. Схема расширителя импульсов (а) и временная диаграмма (б)

а б

Рис. 12.10. Схема одновибратора (а) и временная диаграмма (б)

а б

Рис. 12.11. Структурная схема (а) и временные диаграммы (б)

цифрового одновибратора

а б

Рис. 12.12. Схема мультивибратора (а) и временные диаграммы (б)

Рис. 12.13. Схема мультивибратора с кварцевой стабилизацией

Рис. 12.14.  Генератор импульсов на двух одновибраторах 155АГ3

Рис. 12.15. Схема генератора, управляемого напряжением

13. Запоминающие устройства

Рис. 13.1. Принцип построения матричного ПЗУ

Рис. 13.2. Схема лавинно-инжекционного транзистора с плавающим затвором

Рис. 13.3. Упрощенная схема динамического запоминающего элемента

Рис. 13.4. Динамический запоминающий элемент

а б в

Рис. 13.5. Условное графическое обозначение микросхем памяти: ПЗУ (а),

ОЗУ с двунаправленной шиной данных (б),

ОЗУ с раздельными шинами данных (в)

14. Аналого-цифровые и цифро-аналоговые преобразователи

Рис. 14.1. Характеристика преобразования 3-разрядного ЦАП

Рис. 14.2. ЦАП с двоично-взвешенными резисторами

Рис. 14.3. ЦАП на основе резистивной матрицы постоянного импеданса

Рис. 14.4. Классификация АЦП

а б

Рис. 14.5. Таблица кодов преобразования (а) и характеристика преобразования с ошибками квантования (б)

Рис. 14.6. Структурная схема интегрирующего АЦП последовательного счета

а б

Рис. 14.7. Структурная схема (а) и временная диаграмма (б) преобразователя

напряжения в частоту

U_вх t_инт / ₁ = U₀ = U_ос t_ос/ ₂ – U_вх t_ос / ₁;

U_вх (t_инт+ t_ос) / ₁ = U_вх Т_х /₁ = U_ос t_ос/ ₂,

где R₁C = ₁; R₂C = ₂; Т_х = t_инт + t_ос = 1 / f_вых.

f_вых = 1 / Т_х = U_вх ₂/₁ U_ос t_ос = U_вх R₂ / R₁ U_ос t_ос = k U_вх

а б

Рис. 14.8. АЦП с двойным интегрированием: а – структура;

б – временная диаграмма

а б

Рис. 14.9. АЦП последовательного счета с единичным приближением:

а – структурная схема; б – временная диаграмма процесса преобразования

а б

Рис. 14.10. Блок-схема АЦП (а) и график следящего уравновешивания (б)

Рис. 14.11. Схема трехразрядного параллельного АЦП

Таблица 14.1

Входное напряжение	Состояние компараторов	Выходной двоичный код	Код Грея
Uвх	К7 К6 К5 К4 К3 К2 К1	а2 а1 а0	а2 а1 а0
0 1 2 3 4 5 6 7	0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 1 1 0 0 0 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1	0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1	0 0 0 0 0 1 0 1 1 0 1 0 1 1 0 1 1 1 1 0 1 1 0 0

Рис. 14.12. Структурная схема сигма-дельта модулятора

Рис. 14.13. Структурная схема сигма-дельта АЦП

Таблица 14.2

Uвх=0,6 В					Uвх=0,0 В
№ Такта	U∑, В	Uи, В	Uк, бит	UЦАП, В	№ Такта	U∑, В	Uи, В	Uк, бит	UЦАП, В
1	0,6	0,6	1	1	1	1	1	1	1
2	-0,4	0,2	1	1	2	-1	0	0	-1
3	-0,4	-0,2	0	-1	3	1	1	1	1
4	1,6	1,4	1	1	4	-1	0	0	-1
5	-0,4	1,0	1	1	5	1	1	1	1
6	-0,4	0,6	1	1	6	-1	0	0	-1
7	-0,4	0,2	1	1	7	1	1	1	1
8	-0,4	-0,2	0	-1	8	-1	0	0	-1
9	1,6	1,4	1	1	9	1	1	1	1
10	-0,4	1,0	1	1	10	-1	0	0	-1
11	-0,4	0,6	1	1	11	1	1	1	1
12	-0,4	0,2	1	1	12	-1	0	0	-1
13	-0,4	-0,2	0	-1	13	1	1	1	1
14	1,6	1,4	1	1	14	-1	0	0	-1
15	-0,4	1,0	1	1	15	1	1	1	1
16	-0,4	0,6	1	1	16	-1	0	0	-1