КЛЕВО_FPGA
.pdfГлава 7. Асинхронные триггеры
|
|
|
|
|
|
|
(7.17) |
|
|
Q"^+i = CJQ"^ V -KQ"* V -CQ™ |
|
(7.18) |
|||
J |
& |
s |
|
& |
s |
|
|
|
|
1 Э—^» |
|
' |
|||
|
1 ( > |
|
|
|
|
||
|
|
|
|
|
|
||
к |
|
R |
:>n |
|
R |
'~Л |
1 |
|
|
|
|
|
|
и |
^ |
^
Рис . 7.20. JK-триггер.
Из переходной функции получаем таблицу последовательности состояний, представленную на рис. 7.21.
С |
J |
К |
дп^Х |
|
- и |
~1 — е |
|
Qm |
J |
||||||
1 |
0 |
0 |
|||||
1 |
0 |
1 |
0 |
С- |
С1 |
|
|
1 |
1 |
0 |
1 |
К — 1К |
п о ^Q |
||
1 |
1 |
1 |
-е" |
|
|
|
|
0 |
d |
d |
2" |
|
|
|
|
|
а) |
|
|
|
Ь) |
|
|
Р и с . 7.21. а) Таблица истинности; б) логический символ JK-триггера.
Следовательно, JK-триггер ведет себя как RS-master-slave-триг- гер, пока сигналы J и К не будут одновременно равны 1. Но если J = К = 1^ выходной сигнал изменяется при каждом тактовом импульсе. Это упрощает конструирование делителей частоты и ци фровых счетчиков на основе JK-триггеров.
7.5.7.Т-триггер.
Т-триггер (рис. 7.22) образуется из JK-триггера, введением нового входа Т, связанного с обоими входами JK-триггера: Т = J — К = \, По-английски его называют toggle-flip-flop.
l.b. Элементы ЗУ
7.5.8. Пример
Типичным примером интегрального триггера является D-триггер 74175. Эта микросхема содержит 4 одинаковых управляемых перед ним фронтом D-триггера, синхронизируемых от одного источника тактовых сигналов. Все триггеры подключены к одному и тому же входу возврата в исходное положение R.
[г |
с |
6^' 1 |
-Q |
0 |
0 |
gm |
C-|>C1 |
0 |
t |
&" |
Jo .Q |
1 |
1j j |
-ig" 1 |
b) |
|
a) |
|
Рис. 7.22. a) Таблица истинности и б) логический символ управляемого передним фронтом Т-триггера.
CLK |
Ь>С1 |
|
-лС1л - NR |
|
|
D, |
ID |
-е. |
|
|
|
Ог |
Q2 |
|
|
D, |
|
D, |
|
Рис . 7.23. Логический символ микросхемы 74175, содержащей 4 D-триг гера с управлением передним фронтом.
7.5.9.Общее о триггерах.
Втабл. 7.6 собраны наиболее важные виды триггеров. Отметим, что некоторые из триггеров не применяются. Так, например, Т- триггер без тактового входа не стабилен, а D-триггер вырождается до простого сквозного соединения.
Все указанные в табл. 7.6 триггеры могут иметь дополнительные асинхронные входы установки и возврата в исходное состояние.
214 Глава 7. Асинхронные триггеры
nCLR |
1 |
^ |
|
|
|
CLK |
|
<J |
D, |
|
|
'>
Ог
^1
D,
1 1
£>4
ID
О>С1 R
ID
/N^-^>С1
R
ID Г- >С1
R
ID
/^L. >С1
R
Г \
и*
О
и
г\
<J
Г\
<J
э
э- &
эQ2
э—
э
D
Э
D
Рис. 7.24. Структурная схема микросхемы 74175, содержащей 4 D-триг- гера с управлением передним фронтом.
В табл. 7.7 показано положение интервала переброса и действу ющего интервала у различных типов триггеров относительно поло жения тактового фронта.
•При отсутствии управления тактовым сигналом действующий интервал и интервал переброса длительное время активны. Это имеет смысл только для RS-триггера.
•При тактированном управлении состоянием положение дей ствующего интервала строго установлено. Он привязан к вы сокому, или скорее к отрицательному, тактовому уровню. Ин тервал переброса перекрывается с действующим интервалом.
•При управлении двумя состояниями положение действующе го интервала дополнительно контролируется тактовым сиг-
7,5. Элементы ЗУ 215
налом. Действующий интервал и интервал переброса следуют вплотную друг за другом.
Таблица 7.6. Таблица важнейших триггеров.
|
без таюгового |
управление |
управление с |
|
управление |
управление |
|||||
|
управления |
состоянием |
помощью двух |
|
одним |
|
двумя |
||||
|
|
|
|
|
состояний |
|
фронтом |
фронтами 1 |
|||
|
S |
|
IS |
|
IS |
п |
|
IS |
|
IS |
п |
RS |
|
|
С1 |
|
- С1 |
|
|
>С1 |
р— |
|
-1 р—1 |
R |
о— |
1R |
о— |
1R |
~1 о— |
|
1R |
1R |
|||
|
|
||||||||||
|
задержка |
|
ID |
|
ID |
-1 |
|
ID |
|
ID |
-1 |
|
|
С1 |
|
- С1 |
|
|
>С1 |
|
- >С1 |
|
|
D |
|
|
о— |
о— |
|
о— |
п о—1 |
||||
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
||||
|
нестабильный |
нестабильный |
- С1 |
|
|
и |
|
и |
п |
||
|
|
|
>С1 |
|
- >С1 |
~1 0—1 |
|||||
JK 1 |
|
|
|
1К |
~1 о— |
|
1К |
0— |
1К |
||
|
нестабильный |
нестабильный |
IT |
-1 |
] |
IT |
|
IT |
п |
||
Т |
- С1 |
~1 0— |
>С1 |
о - |
- >С1 |
~1 о—1 |
|||||
|
|
|
|
|
|
|
|||||
•При управлении двумя фронтами действующий интервал и ин тервал переброса прилегают соответственно к положительно му и отрицательному фронтам тактового сигнала. Важным моментом при управлении двумя фронтами является возмож ность смещения действующего интервала и интервала пере броса за счет выбора коэффициента заполнения тактовых им пульсов, то есть отношения длительности высокого уровня к длительности низкого уровня. Действующий интервал и ин тервал переброса не перекрываются.
•буферизация означает, что действующий интервал и интервал переброса не перекрываются. Как правило, расстояние соста-
Глава 7. Асинхронные триггеры
вляет приблизительно длину задержки вентиля. Часто буфе ризация связана с управлением одним фронтом, как это было показано в главе 7.5.4 для D-триггера, выполненного с помо щью ТТЛ-техники.
Таблица 7.7. Таблица с важнейшими триггерами. |
|
||||
без тактового |
управление |
управление с |
управление |
управление |
|
управления |
состоянием |
помощью двух |
одним |
двумя |
|
|
|
состояний |
фронтом |
фронтами |
|
|
|
|
|
||
-/~^_7 |
|
|
Sш |
0 и |
|
W |
W |
W |
|||
|
|
||||
7.6. Упражнения
Задача 7.1. На приведенном рисунке показан асинхронный драйвер с двумя цепями обратной связи.
Проанализируем схему.
а) Сформируйте таблицу состояний и внесите в нее все стабиль ные состояния.
б) Нарисуйте диаграмму состояний.
в) Какие проблемы могут возникнуть в схеме? Предложите улуч шение схемы, которые помогут устранить эти проблемы.
г) Опишите функции схемы.
(
|
|
|
& ~11 1 |
|
|
|
1 |
>1 |
|
Г' |
э — |
|
||
с |
— i ^ |
|
& — i > |
|
|
|
г——1 |
>1 |
zo |
|
|
г — — — л |
|
|
|
|
1 |
|
|
|
|
•J— |
|
|
&
7.6. Упраэюнения 217
Задача 7.2. Необходимо спроектировать асинхронную схему с так товым входом С, сигнальным входом Е и выходом Q.
При выполнении условия, согласно которому при нарастающем фронте тактового сигнала входной сигнал Е имеет значение 1, схе ма должна выдавать выходной импульс одинаковой длительности с тактовым импульсом. Обстоятельства, связанные с этим моментом, поясняются на проведенном ниже рисунке.
а) Составьте диаграмму состояний для реализации этой функ ций. Вам требуется д^ля этого 3 состояния. Четвертое (избыточное) состояние должно быть при С = I стабильным. При С = О эта упра вляющая схема (драйвер) должна переходить в нормальный режим.
б) Сформируйте таблицу состояний р^ля этой схемы. Закодируй те состояние так, чтобы происходили в основном однокомпонентные переходы. Попытайтесь одну из величин, характеризующих состо яние, использовать непосредственно как выходной сигнал.
в) Разработайте схему, свободную от рисков.
Задача 7.3. Переделайте временную диаграмму, показанную на рисунке 7.12, для управляемого передним фронтом D-триггера.
Задача 7.4. На рисунке показана обычная реализация управляе мого фронтом тактового импульса D-триггера на основе КМОПтехнологии. Ниже проанализируем этот триггер.
|
1^XI |
ixi |
|
|
|
D |
I 1 |
1 Р- 1 1 |
|
|
I Р |
|
'ixi |
1KLH |
'ЯХ! |
|
Я 1 |
|
1 |
1 |
1 |
||
|
|
|
|
- 2
В этой схеме пары проходных вентилей могут быть преобразо ваны в И-ИЛИ-схему в соответствии со следующим примером (на правление прохождения сигнала только слева направо).
Действуйте при анализе следующим образом:
а) Определите, сколько транзисторов нужно для схемы, если ис ходить из того, что тактовый сигнал также должен быть инверти рован.
б) Начертите общую схему, учитывая заданные преобразования. Отметьте места, в которых схему следует разделить, чтобы она была свободна от обратной связи.
218 Глава 1, Асинхронные триггеры
в) Задайте переходную функцию (функции) и выходную функ цию (функции).
г) Сформируйте таблицу состояний.
д) Начертите диаграмму состояний. На базе диаграммы состо яний поясните функции схемы.
ГЛАВА 8
СИНХРОННЫЕ
ДРАЙВЕРЫ
Синхронный драйвер (управляющая схема, запускающая схема, воз будитель, автомат) может быть образован из асинхронной логиче ской схемы, путем встраивания в цепь обратной связи буферных запоминающих блоков, управляемые тактовым сигналом CLK.
-N логическая |
|
|
-у] |
схема |
|
F^ |
SN1 |
|
|
|
|
|
блок ЗУ |
|
CLK—i |
логическая |
|
|
|
|
|
схема |
|
|
SN2 |
^ |
^ |
НхЛ |
|
|
|
|
Р и с . 8.1. Синхронный драйвер Мили (Mealy) с тактовым входом CLK.
Преимущество синхронного драйвера заключается в том, что выход ной сигнал логической схемы влияет на поведение драйвера только в со стоянии переходного процесса. Поэтому здесь не является существен ным риск ложного срабатывания. Кроме того, не могут возникнуть «гонки» (races) при переключении, так как вход и выход логической схемы развязаны благодаря введению запоминающих элементов.
8.1. Синтез драйверов (пример I)
Рассмотрим пример разработки синхронного драйвера.
8.1.1. Постановка задачи
Пусть необходимо спроектировать управляющую схему (драйвер) с четырьмя состояниями, включающую и выключающую три электро-
Глава 8. Синхронные драйверы
механических устройства («машины»). Драйвер должен быть скон струирован на основе JK-триггеров. Поведение должно зависеть входного сигнала т. При т ^ = О должны периодически пробегаться 4 состояния, электромеханические устройства должны включаться в четыре возможных состояния в соответствии с табл. 8.1.
При величине входного сигнала г ^ = 1 драйвер должен перей ти в состояние 1. Драйвер должен оставаться в этом состоянии до тех пор, пока т — 1. Электромеханические устройства должны вы ключаться возможно быстрее {т'^ является сигналом аварийного вы ключателя) .
Таблица 8.1. Управление электромеханическими устройствами («машинами») Ml, М2, Мз в четырех состояниях (т^ = 0).
|
Мапшна 1 |
Машина 2 |
Машина 3 |
|
Ml |
Мз |
Мз |
Состояние 1 |
включено |
включено |
включено |
Состояние 2 |
выключено |
включено |
включено |
Состояние 3 |
выключено |
включено |
выключено |
Состояние 4 |
включено |
включено |
выключено |
8.1.2. Формирование диаграммы состояний
0/110
1/000
Рис. 8.2. Диаграмма состояний при управлении электромеханическими устройствами (индексация: т^/Mi М2 Мз).
Теперь можно построить диаграмму состояний, исходя из состоя ния 1. При т ^ = О драйвер пробегает все состояния по порядку. В соответствии с таблицей значения трех выходных сигналов от деляется наклонной чертой от г"^. Если т"^ = 1, логическая схема
8.L Синтез драйверов (пример 1)
переходит в состояние 1 и остается в нем пока г"^ — 1. Три выход ных сигнала остаются в состояниях 000.
Как следует из диаграммы состояний:
1.Речь идет о автомате Мили (Mealy), поскольку величины вы ходных переменных зависят от величины входной переменной г^. В диаграмме состояний это четко показано с помощью двух различных путей для значений г ^ О и 1, которые с раз личными выходными величинами ведут из состояния 4 в со стояние 1.
2.В состоянии 1 имеет место так называемое рефлексивное со стояние. Это состояние удерживается пока т"^ = 1.
8.1.3.Структура схемы управления электромеханическими устройствами
Структура принципиальной схемы машинного управления предста вляет собой автомат Мили с входным сигналом г^ и с выходным сигналом М шириной в 3 бита (рис. 8.3). Поскольку необходимо про бегать всего 4 состояния, можно обойтись двумя JK-триггерами.
логичекая
схема
SN1
Нf i ( r ^
^0, Г |
|
и |
|
—q Г |
С1 |
4 |
Ко |
1К| |
|||
CLK. |
|
|
|
г и |
Jx |
|
г |
С1 <|- |
Кх |
1К| |
|
|
логичекая |
|
|
^ |
схема |
^ м |
|
SN2 |
|
Рис . 8.3. Структура проектируемого драйвера.