КЛЕВО_FPGA

292 Глава 13. Цифровые ЗУ

энергонезависимой. Однажды расплавленная плавкая перемычка не может быть вновь восстановлена. Поэтому подобные схемы обозна­ чаются как OTP-ROM (ОТР — one time programmable), то есть как ROM с однократным программированием.

Логический символ PROM подобен ROM (рис. 13.3).

		л^лГлПпЗ 'DD
Л .	DX	чъ1 IJ1		1
		1	I	ч	матрица ЗУ
		1	1
	DX	IJ1 Ъ1 ч
		n
		h ^	h ^ Е выход
	&					Q
					EN
Р и с . 13.2. Структура ROM с емкостью 4 x 4				бит.

13.4. EPROM

Через EPROM обозначают erasable programmable ROM, стираемое программируемое ПЗУ, СППЗУ. EPROM по своей структуре соот­ ветствует ROM или PROM только на месте плавких перемычек или программируемых с помощью маски соединений находятся «стира­ емые» запоминающие элементы.

13.4- EPROM

ROM lKx8

Ai.			AV	-Qo
Аг			AV
Ai.			AV	-Q2
A,.		И 1023
As.			AV
Ae.			AV
Ai.
			AV
A%.
A9.			AV
•nC5	-q&		AV
		lEN

Рис. 13.3. ROM с емкостью IK x 8.

В качестве таких запоминающих элементов используются МОП ПТ с плавающим затвором (рис. 13.5). Эти МОП ПТ являются нор­ мально-закрытыми транзисторами с дополнительным затвором, ко­ торый не имеет внешнего вывода и называется плавающим затво­ ром. Изначально этот затвор имеет нулевой потенциал. С помощью наведения заряда на плавающем затворе может быть осуществлена запись информации в ячейки.

числовая шина

U l^ — +

шина данных

Рис. 13.4. Ячейка ЗУ типа PROM.

При отсутствии заряда на плавающем затворе транзистор функ­ ционирует как обычный п-канальный транзистор нормально-закры­ того типа. Достаточно большое положительное напряжение на за­ творе включает транзистор. Это состояние ведет к уровню L на шине данных в том случае, если данная ячейка ЗУ выбрана число­ вой шиной.

В том случае, если должен быть запомнен уровень Н, на плаваюп];ем затворе должен быть накоплен отрицательный заряд. Теперь

Глава 13. Цифровые ЗУ

транзистор всегда заперт и при выборе ячейки с помощью число­ вой шины шина данных остается на уровне Н. Отрицательный за­ ряд на плаваюш;ем затворе создается за счет туннелирования элек­ тронов через оксид. При повышенном напряжении между стоком и подложкой поле между затворным электродом и каналом достига­ ет таких высоких значений и за счет лавинного пробоя появляют­ ся «горячие» электроны. Определенное количество электронов при этом может туннелировать через оксид. Па плавающем затворе та­ ким образом накапливается отрицательный заряд, который запи­ рает транзистор. Облучение УФ светом в течение приблизительно 20 минут, ионизирует изолирующий материал, лежащий между за­ твором и истоком, благодаря чему заряд рассасывается. При этом информация стирается. Благодаря хорошим диэлектрическим свой­ ствам оксида накопленный заряда остается стабильным в течение многих лет.

'^сс

плавающий затвор

			числовая линия
	затвор		Up
	£^	Si02
			плавающий затвор
	р-подложка		MOSFET

линия данных

Рис . 13.5. МОП ПТ с плавающим затвором, структура и электрическая схема.

Ц,ля программирования между истоком и стоком подается отно­ сительно высокое напряжение.

Логический символ EPROM идентичен ROM (рис. 13.3).

13.5. EEPROM

Через абревиатуру EEPROM обозначают электрически стираемое программируемое ПЗУ, ЭСППЗУ (electrically erasable programmable ROM). Эта схема ЗУ электрически записывается и электрически стирается.

Единичная ячейка ЗУ также как и в EPROM, построена на од­ ном МОП ПТ с плавающим затвором. Однако оксид между пла-

13.6. EAROM

вающим затвором и каналом имеет меньшую толщину. Благодаря этому оказывается возможным, при повышенном напряжении меж­ ду затвором и каналом, перемеш;ать электроны с затвора в канал и обратно. Это происходит за счет эффекта туннелирования ФаулераНордхайма.

EEPROM со специальными ячейками ЗУ иногда называют flashEEPROM («мигающее» EEPROM). Они стираются не только полно­ стью, но и поблочно.

Коммерчески доступные ROM, PROM, EPROM, EEPROM ча­ сто совместимы по выводам корпуса так, что возможно применение в фазе разработки PROM или EPROM, которые при переходе к се­ рийной продукции можно заменить на ROM или на PROM.

Логический символ EEPROM идентичен логическому символу ROM (рис. 13.3).

13.6. EAROM

Через EAROM обозначают электрически программируемое ПЗУ, ЭППЗУ (electrically alterable ROM). По своему поведению EAROM похоже на EEPROM.

К различиям между EAROM и EEPROM. Распространены два различных способа обозначений, которые частично противоречат друг другу:

Часто схемы ЗУ с более высокой емкостью обозначают как EEP­ ROM, в то время как узлы с меньшей емкостью обозначают как EAPROM

Но иногда через EEPROM, и в особенности через flash-EEPROM, обозначают схемы ЗУ, которые стираются целиком или поблочно. Под EAROM понимают тогда только ЗУ, стираемые по битам либо по байтам.

13.7. NOVRAM

NOVRAM (not volatile RAM) представляет собой энергонезависи­ мые RAM (random access memory). Подобные ЗУ с произвольным до­ ступом (то есть random access memory) создается из записывающе­ го-считывающего ЗУ, не сохраняющего информацию при выключе­ нии электропитания. При выключении системы информационное со­ держимое сохраняется в течение приблизительно Юме в EEPROM. Для этого в каждой ячейке ЗУ содержится ячейка RAM и ячейка

Глава 13. Цифровые ЗУ

EEPROM. Таким образом объединяются преимущества RAM, а имен­ но быстрые чтение и запись в произвольной ячейки, и преимущество EEPROM, а именно независимость от источника энергопитания.

Таблица 13.1. Обзор энергонезависимых ЗУ.

Обозначение		Программирование		Стирание
ROM (read only memory)		Маска	Однократное	Невозможно
PROM	(программируемое	Эл.	Однократное	Невозможно
ROM)	программируемое
полем	ROM, однократное
PROM (OTPROM)
EPROM (erasable ROM)		Эл.	Многократное	УФ	облучение	(20
				минут), все содер­
				жимое ЗУ
EEPROM (electrically		Эл.	Многократное	Электрическое,
erasable ROM)				все	содержимое
flash-EEPROM				ЗУ	или по битам
				(20-100 мс)
EAPROM (electrically		Эл.	Многократное	Электрическое,		по
alterable ROM)				битам (20-100 мс)
NOVRAM		Эл.	Многократное	Электрическое,		по
(nonvolatile RAM)				битам (100 нс)

13.8. RAM

RAM является сокращением для random access memory (то есть ЗУ с произвольной выборкой, ЗУПВ). Под этим понимается схема ЗУ, в которое можно произвольно записывать и из которой можно произ­ вольно считывать информацию. Различают статические RAM и ди­ намические RAM (DRAM). В статических RAM в качестве ячеек па­ мяти применяют триггеры. Схемы с высокой степенью интеграции работают в основном с использованием динамического запоминания информации в конденсаторах, управляемых одним транзистором.

13.8.1. Статическое RAM

Ячейка ЗУ RAM показана на рис. 13.6. Она построена из двух КМОПинверторов. Обращаться к ячейке ЗУ можно через числовую шину. Для выбора ячейки на числовую шину подается Н. Вследствие этого Тз и Тб становятся низкоомными.

В процессе записи можно, подав уровень Н на шину данных DL, записать Н в ЗУ. В таком случае Тз будет открыт, а Т4 — закрыт.

13.8. RAM

Правый инвертор выдаст L. После этого будет настроен на Н левый инвертор. Точно также можно записать L в ЗУ, подав Н на шину данных — DL. При считывании ячейка вновь выбирается с помоп];ью числовой шины. На шинах данных может быть считан запомненный бит.

шина данных	шина данных
DL	-.DL
Рис . 13.6. Ячейка ЗУ типа RAM, выполненная с помощью	КМОП-техно-
логии.

J\RR считывания с обеих шин данных используется один симме­ тричный усилитель считывания. Имеется также усилитель записи.

13.8.2.Пример работы RAM

Вкачестве примера представим типичную схему RAM. Емкость данного ЗУ представляет 2К х 8 бит, или 2К байт. Логический символ представлен на рис. 13.7.

Вход -^CS (chip select, «выбор чипа»), который также называют -^СЕ обеспечивает выбор данной схемы, если к одной шине под­ ключено несколько ЗУ. Если -^CS = Н^ то схема находится в режи­ ме хранения с уменьшенным потреблением тока.

Поскольку эта схема должна быть подключена к шине данных, она имеет выходы типа tristate («с тремя состояниями»), которые могут быть сделаны высоокомными с помоп];ью сигнала ->0Е — Н.

В соответствии со своей емкостью схема ЗУ имеет 11 адресных

входов AQ-AIQ, При RD/-^WR	— Н содержимое ячейки ЗУ может
быть считано, при RDf-^WR	= L в нее можно записывать.

Глава 13. Цифровые ЗУ

	Ао	_	RAM 2Кх8
	А,	_
	Аг	_
	Аг	_
	А,	_
	As	_	2047
	Аб	_
	Ai	_

Ai _

Аэ _ А\о _

-^OE—AQX -CS—A G2

2C3 [WRITE]

1,2 EN[READ]

Do	V4	A,Z4
^>
Ds
De
D,

Рис. 13.7. RAM с емкостью ЗУ 2К x 8 бит.

На временной диаграмме (рис. 13.8) представлен цикл считыва­ ния. На протяжении всего цикла считывания должно быть

RD/^WR = Н.

Когда значащие адреса подводятся к адресной шине, вначале с по­ мощью -^CS выбирается схема, затем выход может быть активиро­ ван с помощью ^ОЕ. После декодирования адресов в RAM значащие данные находятся на шине данных.

Внесенные во временную диаграмму интервалы времени опреде­ ляются следующим образом:

tjic — время цикла считывания — read cycle time.

В этот интервал времени может быть проведен полный цикл считы­ вания. Интервал времени является важным, когда проводится много циклов считывания один за другим.

1АА — время выборки адреса — address access time.

Если к адресной шине приложены значащие адреса, то после интер­ вала времени, обозначаемого как время выборки адреса, на шине данных находятся значащие данные.

13.8. RAM 299

tco — минимальное время действия сигнала ^ОЕ = L до появле­ ния данных на шине данных.

too — интервал времени, в течение которого данные еш;е находят­ ся на шине данных после того, как сигнал -^ОЕ перешел на уровень Н.

|Ч—	tRC
	•!
1АЛ	j

		А						!
адресная		i	значащие адреса					\in i	,
шина
		п..						i
								t
-,С5		А	1
							/
					tco		i
		А				' ^
^ОЕ
			~	\					^
							i	/
							i
		А					! ho	•>
RDI-.WR
						г значащие да?		t
шина		А						\
данных						\	шые	i
								t
Рис. 13.8. Цикл считывания RAM.
На рис. 13.9 представлена					временная		диаграмма цикла записи.
В одном	цикле записи			всегда	-^ОЕ	= Н	и передаюш;ий блок (как

правило, микропроцессор) может выдавать данные на шину дан­ ных. Для записи в ячейку ЗУ должны быть справедливы равенства RD/-WR = L и ^CS = L. Различают два случая:

1.Ранняя запись (early write). При этом в течение всего цикла записи RDj-^WR = L, а процесс записи запускается отрица­ тельным фронтом сигнала -^CS. Цикл ранней записи изобра­ жен на рис. 13.9.

2.Поздняя запись (late write). При этом в течение всего цикла записи -iC5 = L, а процесс записи запускается отрицательным

300 Глава 13. Цифровые ЗУ
фронтом сигнала RD/-^WR					= L. Здесь в противовес циклу
ранней записи RDj-^WR				= L и -^CS = L меняются ролями.
	1				twc	тt • •
адресная	к
	(	значащие адреса
шина
	\	(AS	\	(fv	г	tAH
nCS	А		к			t

-^OE

RDI^WR

шина	•(значащие данные/-
данных	-И<-

Рис. 13.9. Цикл записи RAM (early write, ранняя запись).

На временной диаграмме зафиксированы следующие временные интервалы:

iwc — время цикла записи — write cycle time. В течение этого интервала времени может быть проведен полный цикл записи.

IDS — соответствует времени установки (setup time).

toH — соответствует времени удержания (hold time) D-триг- гера. В течение зафиксированного этими интервалами отрезка времени данные должны стабильно находиться на шине дан­ ных.

tAS — время установки адреса (address time set).

IAH — время удержания адреса (address hold time).

13.9. Динамическое RAM

IAS — интервал времени, в течение которого адреса перед -iCS'-импульсом с длительностью tw должны стабильно быть в наличии.

1АН определяет интервал времени, в течение которого адреса должны быть в наличии после импульса -^CS. Оба интервала времени необходимы р^ля декодирования строчных и столбцевых адресов в RAM.

13.9. Динамическое RAM

DRAM (динамическое RAM) представляет собой энергозависимое полупроводниковое ЗУ, в котором информация запоминается в кон­ денсаторах. Благодаря очень простой структуре ячейки ЗУ подоб­ ные DRAM имеют очень большую информационную емкость.

Запоминающий DRAM элемент показан на рис. 13.10. Приложе­ ние Н к числовой линии позволяет выбрать ячейку ЗУ. Тогда накоп­ ленный на конденсаторе заряд может стекать по шине данных. На­ личие заряда означает содержимое ЗУ со значением Н, а значению L соответствует отсутствие заряда. Чтение разрушает накопленный заряд, так что после каждого считывания заряд должен быть снова восстановлен (регенирирован).

1 1 Г

числовая шина

шина данных

Рис . 13.10. Ячейка динамического RAM.

Динамическое RAM организовано так, что процесс считывания автоматически связан с регенерацией заряда. Если ячейка ЗУ не считывается определенное время, заряд рассасывается, и информа­ ция теряется. Поэтому все запомненное содержимое должно пери­ одически регенерироваться с помош;ью процесса считывания. По­ скольку сопротивление МОП ПТ в выключенном состоянии очень велико, то достаточно очень малых емкостей конденсаторов, чтобы поддерживать время разряда в диапазоне миллисекунд.