- •Вопросы по курсу тсис для группы 0032
- •1. Информационная система. Информация.
- •Классификации информационных систем Классификация по архитектуре
- •Классификация по степени автоматизации
- •Классификация по характеру обработки данных
- •Классификация по сфере применения
- •Классификация по охвату задач (масштабности)
- •2. История развития компьютеров и информационных систем.
- •3. Позиционные системы счисления. Перевод чисел из одной системы счисления в другую.
- •4. Арифметика эвм. Представление чисел в форме с фиксированной точкой.
- •5. Сложение в формате с фиксированной точкой. Переполнение.
- •6. Операция вычитания с фиксированной точкой. Дополнительный код числа.
- •7. Умножение и деление чисел в формате с фиксированной точкой.
- •8. Представление чисел в форме с плавающей точкой. Мантисса числа. Характеристика числа.
- •4,72 Х 105; 472 X 103; 4720 X 102микрон или 4,72 х 10-4; 47,2 X 10-5;472 X 10-6км.
- •9. Нормализованные и денормализованные числа.
- •10. Арифметические операции в формате с плавающей точкой.
- •11. Стандарт ieee 754.
- •12. Формат bcd. Представление текстовой информации. Ascii.
- •13. Алгебра логики. Переменные и константы алгебры логики.
- •14. Законы и аксиомы алгебры логики. Логические функции.
- •1. Закон одинарных элементов
- •2. Законы отрицания
- •3. Комбинационные законы.
- •4. Правило поглощения (одна переменная поглощает другие)
- •5. Правило склеивания (выполняется только по одной переменной)
- •15. Конъюнкция. Дизъюнкция. Инверсия. Функционально полная система лф. Функции и-не, или-не, Исключающее или.
- •1. Логическое или (логическое сложение, дизъюнкция):
- •17. Преобразование логических выражений. Склеивание. Минимизация логических выражений.
- •18. Логический элемент. Логическая (комбинационная) схема. Лэ как физическое устройство.
- •19. Обратная связь. Бистабильная ячейка — триггер. Rs-триггер, d-триггер, т-триггер.
- •20. Синхронный триггер. Понятие о синхронизации.
- •21. Узлы эвм. Регистры. Счетчики. Сумматоры. Шифраторы и дешифраторы. Мультиплексоры. Алу.
- •22. Буферные элементы. Шинная организация современного компьютера.
- •23. Понятие архитектуры компьютера. Структура компьютера. Понятие о cisc и risc.
- •24. Регистры общего назначения и их особенности у Intel.
- •25. Команда. Формат команды. Классификация команд. Особенности состава команд у Intel.
- •26. Адресация памяти и ввода-вывода. Циклы обмена между процессором и памятью.
- •27. Абсолютная, прямая и косвенная адресация.
- •28. Автоинкрементная и автодекрементная адресация.
- •29. Стек. Работа стека и его использование.
- •30. Ввод-вывод: программный, по прерываниям и пдп.
- •31. Режимы работы процессора Intel, rm, vm, pm, smm.
- •32. Сегментная и страничная организация доступа к памяти.
- •33. Сегментация памяти в реальном режиме.
- •34. Страничная организация — реализация виртуальной памяти.
- •35. Управление сегментами в защищенном режиме. Дескрипторные таблицы. Дескрипторы сегментов.
- •36. Повышение производительности процессора. Конвейеризация команд и данных. Предсказание переходов. Кэш. Суперскалярность. Многоядерность.
- •37. Понятие шины расширения. Шины pci, pci-X, pci-e.
- •38. Внешние интерфейсы пк. Интерфейс usb.
- •39. Устройства ввода информации.
- •40. Устройства вывода информации.
5. Сложение в формате с фиксированной точкой. Переполнение.
6. Операция вычитания с фиксированной точкой. Дополнительный код числа.
В прямом коде
Сложение выполняется по правилам сложения чисел в позиционных системах счисления.
То есть эта операция выполняется поразрядно, а возникающий в младших разрядах перенос направляется в старшие разряды.
В обратном коде.
Обратные коды чисел складываются поразрядно, по правилам сложения чисел в двоичной с.с. Знаки переноса из знакового разряда прибавляются к младшему разряду суммы. Результат получают в обратном коде.
В дополнительном коде
Дополнительные коды чисел складываются поразрядно, начиная с младших разрядов по правилам двоичной арифметики, знаковые разряды складываются по тем же правилам.
Перенос из знакового разряда теряется, т. е. уходит за пределы разрядной сетки. Результат получается в дополнительном коде.
Признаком переполнения разрядной сетки служит наличие разных цифр в знаковых разрядах.
Причиной переполнения может служить суммирование двух чисел с одинаковыми знаками, которые в сумме дают величину, большую или равную 1. Для обнаружения переполнения можно использовать следующие признаки:
знаки слагаемых не совпадают со знаком суммы
есть перенос только в знаковый или только знакового разряда
7. Умножение и деление чисел в формате с фиксированной точкой.
Умножение чисел с фиксированной запятой
1. Определяется знак произведения путем сложения по mod 2 знаков сомножителей
2. Определяются разряды произведения путем перемножения модулей сомножителей в прямом коде по правилам двоичной арифметики.
3. Оставляются цифры произведения по числу отведенных для их записи разрядов.
4. Результат округляется
Деление чисел с фиксированной запятой
1. Определяется знак частного путем сложения по mod 2 знаков делимого и делителя.
2. Определяется возможность деления, для этого из модуля делимого вычитается модуль делителя в модифицированном дополнительном или обратном коде. Если разность положительная, то делить нельзя, если отрицательная, то можно.
3. Восстанавливается модуль делимого путем прибавления к отрицательному остатку модуля делителя.
4. Модуль делителя сдвигается на один разряд вправо по отношению к восстановленному модулю делимого и вычитается из него в модифицированном дополнительном коде. Если разность >= 0 в старший разряд частного записывается единица.
5. Модуль делителя сдвигается на еще разряд вправо и вычитается из положительного остатка в модифицированном дополнительном коде и т.д.
6. Если на определенном этапе вычитания разность окажется отрицательной то в соответствующий разряд частного записывается ноль, модуль делителя сдвигается еще на один разряд вправо по отношению к отрицательному остатку и складывается с ним в модифицированном дополнительном коде. Если разность >=0 то в соответствующий разряд единица, если разность < 0 то в соответствующий разряд пишем ноль. Деление осуществляется до тех пор, пока разность м/у делимым и делителем не станет равна нулю либо не будет исчерпана вся длина разрядной сетки для размещения модуля частного