Тема № 4 елементна база комп’ютера.
Лабораторне заняття № 4/4 Дослідження тригерів на універсальних логічних елементах.
Дослідження асінхроних тригерів на логічних елементах.
Дослідження сінхроних тригерів на логічних елементах.
Побудова та аналіз цифрових пристроїв з пам'ятю.
Ціль роботи:
поглибити та закріпити теоретичні знання синтезу елементів пам'яті на логічних елементах;
придбати практичні навички в дослідженні елементів пам'яті, які побудовані на логічних елементах за допомогою пакету програм синтезу та аналізу цифрових пристроїв;
придбати практичні навички в побудові та аналізу цифрових пристроїв з пам'ятю.
Завдання для підготовки до лабораторної роботи
В даній роботі аналіз більшості схем проводиться для тригерів, які побудовані в базисі Шефера (І–НЕ). В базисі Пірса досліджується схема D-тригера, після того, як вона буде синтезована.
В ході підготовки до лабораторної роботи необхідно:
ВИВЧИТИ:
основні типи тригерів (елементи пам’яті) та їх властивості та логіку роботи;
особливості роботи тригерів в асинхронному та синхронному режимах.
теорію побудови схем тригерів в різних базисах;
методи аналізу тригерів (цифрових автоматів).
ПОВТОРИТИ:
методи мінімізації логічних функцій;
методику синтезу схем в різних базисах;
канонічний метод синтезу структурних схем цифрових автоматів;
особливості роботи двотактних елементів пам’яті;
порядок роботи з Electronics Workbench.
УЯСНИТИ:
суть отримання таблиці переходів готової структурної схеми цифрового автомата.
ЗНАЙТИ:
структурну схему D-тригера на елементах Пірса (АБО-НЕ);
структурну схему CRS-тригера на елементах Шефера (І-НІ);
послідовність вхідних сигналів, яку необхідно подавати для дослідження роботи тригера.
у відповідності з канонічним методом синтезу побудувати структурну схему автомату на вхід якого поступають сигнали Z1, Z2, Z3, Z4 та на виході з’являється сигнал Y2, якщо останні чотири вхідних сигнали складають комбінацію (дивися варіант у таблиці) та сигнал Y1 в останніх випадках. Варіанти кодування вхідних та вихідних сигналів здійснити самостійно, а кодування станів автомату вибрати з таблиці (дивися варіант у таблиці). Реалізацію функцій виходів та збудження (комбінаційна частина) виконати в базисі (дивися варіант у таблиці). В якості елементів пам'яті використовувати відповідні двоступеневі тригери (дивися варіант у таблиці).
|
№ варіанту |
Вхідна комбінація |
Перший тригер (двотактний) |
Другий тригер (двотактний) |
Базис |
Кодування станів |
|
1 |
Z1 Z2 Z4 Z3 |
JK |
D |
І – НІ |
00–01–10–11 |
|
2 |
Z2 Z1 Z4 Z3 |
D |
JK |
АБО – НІ |
00–01–11–10 |
|
3 |
Z3 Z2 Z4 Z3 |
T |
JK |
І – НІ |
00–10–01–11 |
|
4 |
Z4 Z4 Z1 Z2 |
JK |
T |
АБО – НІ |
00–10–11–01 |
|
5 |
Z4 Z3 Z1 Z2 |
D |
D |
І – НІ |
00–11–01–10 |
|
6 |
Z3 Z1 Z4 Z1 |
JK |
JK |
АБО – НІ |
00–11–10–01 |
|
7 |
Z2 Z3 Z1 Z4 |
T |
T |
І – НІ |
11–01–10–00 |
|
8 |
Z1 Z3 Z2 Z4 |
D |
T |
АБО – НІ |
11–01–00–10 |
|
9 |
Z1 Z4 Z3 Z1 |
T |
D |
І – НІ |
11–10–01–00 |
|
10 |
Z2 Z4 Z3 Z1 |
JK |
T |
АБО – НІ |
11–10–00–01 |
|
11 |
Z3 Z4 Z4 Z2 |
JK |
D |
І – НІ |
11–00–01–10 |
|
12 |
Z4 Z2 Z1 Z3 |
D |
JK |
АБО – НІ |
11–00–10–01 |
|
13 |
Z4 Z1 Z2 Z2 |
T |
JK |
І – НІ |
00–01–10–11 |
|
14 |
Z3 Z3 Z1 Z1 |
JK |
T |
АБО – НІ |
00–01–11–10 |
|
15 |
Z2 Z4 Z4 Z1 |
D |
D |
І – НІ |
00–10–01–11 |
|
16 |
Z1 Z3 Z4 Z4 |
JK |
JK |
АБО – НІ |
00–10–11–01 |
|
17 |
Z1 Z4 Z1 Z2 |
T |
T |
І – НІ |
00–11–01–10 |
|
18 |
Z2 Z1 Z3 Z3 |
D |
T |
АБО – НІ |
00–11–10–01 |
|
19 |
Z3 Z1 Z3 Z4 |
T |
D |
І – НІ |
11–01–10–00 |
|
20 |
Z4 Z1 Z3 Z4 |
JK |
T |
АБО – НІ |
11–01–00–10 |
|
21 |
Z1 Z2 Z4 Z3 |
D |
D |
І – НІ |
11–10–01–00 |
|
22 |
Z2 Z1 Z4 Z3 |
JK |
JK |
АБО – НІ |
11–10–00–01 |
|
23 |
Z3 Z2 Z4 Z3 |
T |
T |
І – НІ |
11–00–01–10 |
|
24 |
Z4 Z4 Z1 Z2 |
D |
T |
АБО – НІ |
11–00–10–01 |
|
25 |
Z4 Z3 Z1 Z2 |
T |
D |
І – НІ |
00–10–11–01 |
|
26 |
Z3 Z1 Z4 Z1 |
JK |
T |
АБО – НІ |
00–11–01–10 |
|
27 |
Z2 Z3 Z1 Z4 |
JK |
D |
І – НІ |
00–11–10–01 |
|
28 |
Z1 Z3 Z2 Z4 |
D |
JK |
АБО – НІ |
11–01–10–00 |
|
29 |
Z1 Z4 Z3 Z1 |
T |
JK |
І – НІ |
11–01–00–10 |
|
30 |
Z2 Z4 Z3 Z1 |
JK |
T |
АБО – НІ |
11–10–01–00 |