Тема№5 комп’ютерна схемотехніка

Лабораторне заняття №5/12 Дослідження суматорів та перетворювачів кодів.

1. Дослідження однорозрядних суматорів.

2. Дослідження багаторозрядних суматорів.

3. Дослідження шифраторів та дешифраторів.

1. Дослідження однорозрядних суматорів (напівсуматорів).

Ціль роботи:

• вивчити методи проектування суматорів;

• придбати практичні навички в побудові однорозрядних та багаторозрядних суматорів;

• придбати практичні навички в визначенні роботаздатності суматорів та значень параметрів, які характеризують ефективність їх побудови.

Завдання для підготовки до лабораторної роботи

В ході підготовки до лабораторної роботи необхідно:

Вивчити:

• особливості технічної реалізації однорозрядних суматорів комбінаційного типу в різних базисах;

• принципи побудови та роботи комбінаційних суматорів паралельного типу;

• організацію ланцюгів переносу в суматорах різних видів.

Повторити:

• методи синтезу комбінаційних схем;

• особливості синтезу схем в різних базисах;

порядок роботи з пакетом Electronics Workbench Pro..

Знайти:

1. Побудувати схему однорозрядного суматора на півсуматорах.

2. Побудувати схему 4-х розрядного суматора:

– з послідовним переносом;

– з паралельним переносом;

– з наскрізним переносом.

3. Побудувати комбінаційні схеми по наступним варіантам:

1. однорозрядний комбінаційний суматор на елементах І, АБО, НІ (МДНФ);

2. однорозрядний комбінаційний суматор на елементах І, АБО, НІ (МКНФ);

3. однорозрядний комбінаційний суматор на елементах І–НІ;

4. однорозрядний комбінаційний суматор на елементах АБО–НІ;

5. однорозрядний комбінаційний суматор на елементах 2І–НІ;

6. однорозрядний комбінаційний суматор на елементах 2АБО–НІ;

7. однорозрядний комбінаційний суматор на елементах І–АБО– НІ;

8. однорозрядний комбінаційний суматор на елементах АБО–І– НІ;

9. напівсуматор на елементах І, АБО, НІ (МДНФ);

10. напівсуматор на елементах І, АБО, НІ (МКНФ);

11. напівсуматор на елементах І–НІ;

12. напівсуматор на елементах АБО–НІ;

13. однорозрядний суматор на напівсуматорах на елементах І, АБО, НІ (МДНФ);

14. однорозрядний суматор на напівсуматорах на елементах І, АБО, НІ (МКНФ);

15. однорозрядний суматор на напівсуматорах на елементах І–НІ;

16. однорозрядний суматор на напівсуматорах на елементах АБО–НІ;

17. однорозрядний комбінаційний суматор на елементах І–НІ;

18. однорозрядний комбінаційний суматор на елементах АБО–НІ;

19. однорозрядний комбінаційний суматор на елементах 2І–НІ;

20. однорозрядний комбінаційний суматор на елементах 2АБО–НІ;

21. однорозрядний комбінаційний суматор на елементах І–АБО– НІ;

22. однорозрядний комбінаційний суматор на елементах АБО–І– НІ;

23. напівсуматор на елементах І, АБО, НІ (МДНФ);

24. напівсуматор на елементах І, АБО, НІ (МКНФ);

25. напівсуматор на елементах І–НІ;

26. напівсуматор на елементах АБО–НІ;

27. однорозрядний суматор на напівсуматорах на елементах І, АБО, НІ (МДНФ);

28. однорозрядний суматор на напівсуматорах на елементах І, АБО, НІ (МКНФ);

29. однорозрядний суматор на напівсуматорах на елементах І–НІ;

30. однорозрядний суматор на напівсуматорах на елементах АБО–НІ;

31. напівсуматор на елементах АБО–НІ;

Порядок виконання роботи

1. Запустити пакет Electronics Workbench Pro.

2. Синтезувати схеми суматорів відповідно до індивідуального завдання.

3. Набрати на екрані комбінаційну схему суматора, згідно виданому індивідуальному завданню.

4. Виконати аналіз функціонування схеми суматора (дослідження схеми в статичному режимі).

5. Відповісти на контрольні запитання викладача.

6. Відпрацювати звіт на лабораторну роботу.

Зміст звіту

• тему, ціль роботи;

• таблицю істинності суматора;

• діаграми Вейча з занесеними в них значеннями функцій виходів і контурами склеювання;

• логічні рівняння, що відображають реалізацію комбінаційної схеми;

• функціональну схему розробленого суматора, накреслену з виконанням вимог ЕСКД та ЕСПД;

• висновки по роботі (відповідність теорії та практики, причини невідповідності при наявності розходжень).

Контрольні питання

1. Призначення та класифікація суматорів.

2. Побудувати схему повного 1-го суматора на елементах Булевого базису.

3. Побудувати схему повного 1-ого суматора на елементах базису І-АБО-НІ.

4. Пояснити логіку роботи напівсуматора.

5. Побудувати напівсуматор на логічних елементах.

6. Побудувати схему однорозрядного суматора на напівсуматорах.

7. Вивести рівняння для побудови паралельного суматора з паралельним (наскрізним) переносом.

8. Дати порівняну характеристику різних переносів паралельних суматорів.

9. Побудувати схему однорозрядного суматора накопичуючого типу.

Теоретичні відомості

Основною операцією при виконанні арифметичних дій в сучасних ЕОМ є додавання. Операції множення і ділення реалізуються виконанням операції додавання і зсуву кодів чисел, а операція віднімання виконується через додавання із застосуванням додаткових чи зворотних кодів. Тому основним вузлом операційних приладів звичайно є суматор.

С

SM

уматором називається вузол ЕОМ, який призначений для алгебраїчного додавання кодів чисел.

В основу побудови схем суматорів покладена звичайна ідея додавання двох багаторозрядних чисел, яке виконується вручну:

додавання виконується порозрядно, починаючи з молодшого розряду;

на i-му кроці додаються цифри i-го розряду доданків з урахуванням одиниці можливого переносу з молодшого (i–1)-го розряду.

Для реалізації цієї ідеї необхідний пристрій, який має три входи і два виходи. На входи надходять цифри двох доданків a_і i b_і одного і того ж i-го розряду доданків і цифра переносу із попереднього (i–1)-го розряду. На виході цього пристрою з’являється цифра s_і суми даного розряду і перенос p_і в наступний старший розряд (рис.1). Такі пристрої називають однорозрядними суматорами. Схеми n-розрядних суматорів звичайно будуються з однорозрядних суматорів.

SM

В основу класифікації суматорів покладені наступні характерні ознаки:

спосіб обробки багаторозрядних чисел;

спосіб організації ланцюжків переносу;

тип однорозрядного суматора, який використовується.

По способу обробки багаторозрядних чисел розрізнюють послідовні, паралельні та послідовно-паралельні суматори.

По способу організації ланцюжків переносів розрізнюють паралельні суматори з послідовним, наскрізним, паралельним та груповим переносами.

По типу однорозрядного суматора, який використовується розрізняють комбінаційні та накопичуючі суматори.

Комбінаційні суматори будуються на базі логічних елементів. В таких суматорах логічний стан виходів залежить тільки від комбінації логічних сигналів на входах в даний момент часу, тобто вони не володіють пам’яттю.

Суматори накопичуючого типу будуються на базі T-тригерів, тому вони володіють функцією зберігання.

Як правило, в сучасних ЕОМ застосовують суматори комбінаційного типу. При цьому функція зберігання реалізується за допомогою регістрів. Суматори накопичуючого типу застосовуються тільки в деяких спеціалізованих ЕОМ.

Основними характеристиками суматорів є швидкодія, тобто максимальний час, необхідний для додавання двох чисел і кількість обладнання, необхідне для їх реалізації.

Синтез однорозрядного суматора

Однорозрядний суматор комбінаційного типу представляє собою комбінаційну схему з трьома входами (a_i, b_i, p_i–1) і двома виходами (s_i, p_i). В таблиці істинності суматора (табл.1) відображені всі можливі комбінації значень a_i, b_i і p_i–1 та відповідні їм значення s_i і p_i, які отримуються при виконанні операції додавання в і-му розряді. Тут a_i і b_i – відповідно двійкові коди першого і другого доданків в і-му розряді, а p_i–1 – перенос з (і–1)-го в і-й розряд, s_i – код суми, а p_i – перенос з і-го в (і+1)-й розряд.

Використовуючи діаграми Вейча (рис.2), знаходимо мінімальні диз’юнктивні нормальні форми функційs_i і p_i:

Таблиця 1

№ наб.	ai	bi	pi–1	si	pi
0	0	0	0	0	0
1	0	0	1	1	0
2	0	1	0	1	0
3	0	1	1	0	1
4	1	0	0	1	0
5	1	0	1	0	1
6	1	1	0	0	1
7	1	1	1	1	1

s_i = a_i b_i p_i–1  a_i b_i p_i–1  a_i b_i p_i–1  a_i b_i p_i–1;

p_i = a_i b_i  a_i p_i–1  b_i p_i–1.

Згідно з отриманими рівняннями легко будується схема однорозрядного комбінаційного суматора (рис.3). З урахуванням інверторів, використовуємих для отримання a_i, b_i i p_i–1 схема має глибину 3. Час виконання операції додавання в такому суматорі визначається виразом

Т_дод = 3t_ле,

де t_ле – час затримання розповсюдження сигналу в одному логічному елементі.

Ця схема однорозрядного суматора володіє найбільшою швидкодією, хоча і не є оптимальною з точки зору апаратних затрат.

Схема однорозрядного суматора може бути побудована на елементах І­АБО–НI. Для цього з діаграм Вейча (рис.2) знаходимо мінімальні кон’юнктивні нормальні форми функцій si i p_i:

s_i = (a_i  b_i  p_i–1) ( a_i  b_i  p_i–1) (a_i  b_i  p_i–1) (a_i  b_i  p_i–1);

p_i = (a_i  b_i) (a_i  p_i–1) (b_i  p_i–1).

Після перетворення цих виразів отримаємо:

s_i = a_i b_i p_i–1  a_i b_i p_i–1  a_i b_i p_i–1  a_i b_i p_i–1;

p_i = a_i b_i  a_i p_i–1  b_i p_i–1.

Схема однорозрядного суматора, побудованого згідно з останніми виразами, наведена на рис.4. Таку структуру мають ІС однорозрядних суматорів 133ІМ1 і 155ІМ1, а також однорозрядні суматори, з яких побудовані більш складні ІС суматорів.

Якщо до швидкодії суматора не пред’являються дуже високі вимоги, то схема може бути побудована з меншими апаратурними затратами. Розглянемо варіант побудови схеми з використанням логічних елементів, які реалізують логічну функцію “додавання по модулю 2”. Такі елементи входять в склад сучасних серій ІМС. Для цього перетворимо рівняння (1) наступним чином:

s_i = (a_i b_i  a_i b_i) p_i–1  (a_i b_i  a_i b_i) p_i–1.

Так як

a_i b_i  a_i b_i = a_i  b_i і a_i b_i  a_i b_i = a_i  b_i,

отримаємо

s_i = (a_i  b_i) p_i–1  (a_i  b_i) p_i–1 = (a_i  b_i)  p_i–1.

Якщо в діаграмі Вейча для p_i (див. рис.2) не проводити об’єднання одиниць в клітинах 3-го і 5-го наборів, отримаємо наступне рівняння для функції переносу:

p_i = a_i b_i  a_i b_i p_i–1  a_i b_i p_i–1 = a_i b_i  (a_i  b_i) p_i–1.

Остаточно можна записати

s_i = (a_i  b_i)  p_i–1;

p_i = a_i b_i  (a_i  b_i) p_i–1.

Схема однорозрядного суматора, побудованого згідно з рівнянням (2), наведена на рис.5.

Однорозрядний суматор можна побудувати з більш простих схем (півсуматорів). Півсуматором називається вузол, призначений для додавання двійкових цифр одноіменних розрядів двох чисел без урахування переносу з сусіднього молодшого розряду. Однорозрядний півсуматор здійснює реалізацію функції нерівнозначності, яка описує складання двох або більше двійкових змінних по модулю два. Умовне зображення такого півсуматора наведено на рис. 6а.

С

HS

хема має два входи, на які надходять сигнали, що відповідають значенням розрядів двійкових чисел, і два виходи для значення суми і переносів, які виникають при додаванні.

При синтезі півсуматора отримуються наступні функції s_i i p_i:

s_i = (a_i  b_i),

p_i = a_i b_i.

Згідно цим рівнянням на рис.6б наведена схема реалізації півсуматора.

Порівняв схеми однорозрядного суматора (рис.5) і півсуматора (рис.6б) неважко помітити, що однорозрядний суматор можна реалізувати на двох півсуматорах (рис.7).

HS

HS