4.6 Выбор элементной базы для принципиальной схемы кэШа
В схеме КЭШа будут необходимы следующие компоненты (не считая вентилей):
- память с организацией 32К х 32 для храниния строк кэша
- память с организацией 32К х 15 для храниния тегов
- мультиплексор 32:8 для выбора одного слова (байта) из КЭШа
- буферы или трансиверы с тремя состояниями
- два 32-разрядных регистра
- компаратор для сравнения старшей части адреса с тегом
В качестве этих компонентов будут использоваться следующие микросхемы:
CY7C056V – асинхронная память SRAM с организацией 32K X 36 (4 бита из 36 использоваться не будут).
Таблица назначения выводов
|
Название вывода |
Описание |
|
A |
Адресный вход |
|
I/O |
Вход/выход данных |
|
R/W |
Режим работы (1 – запись, 0 – чтение) |
|
CE |
Разрешение работы |
CY7C027V – асинхронная память SRAM с организацией 32K X 16 (1 бит из 16 использоваться не будет).
Таблица назначения выводов
|
Название вывода |
Описание |
|
A |
Адресный вход |
|
I/O |
Вход/выход данных |
|
R/W |
Режим работы (1 – запись, 0 – чтение) |
|
CE |
Разрешение работы |
QS3253 – двойной мультиплексор 4:1 (понадобится параллельное подключение четырех таких мультиплексоров).
Таблица назначения выводов
|
Название вывода |
Описание |
|
S |
Адресный вход |
|
A |
Информационный вход |
|
Y |
Выход |
|
E |
Разрешение работы |
ALVC16244A – 16-разрядный буфер.
Таблица назначения выводов
|
Название вывода |
Описание |
|
A |
Вход |
|
Y |
Выход |
|
OE |
Разрешение работы |
FCT4X374T – 32-разрядный регистр.
Таблица назначения выводов
|
Название вывода |
Описание |
|
D |
Входданных |
|
O |
Выход данных |
|
CP |
Вход для синхросигнала |
|
OE0,OE1, OE2, OE3 |
Разрешение вывода |
LCX32245 – 32-разрядный трансивер.
Таблица назначения выводов
|
Название вывода |
Описание |
|
A |
Вход |
|
B |
Выход |
|
T/R |
Задание направления передачи сигналов (1 – прямое, 0 – обратное) |
|
OE |
Разрешение вывода |
74HC677 - 16-разрядный компаратор
Таблица назначения выводов
|
Название вывода |
Описание |
|
A |
Входы |
|
B | |
|
= |
Выход сравнения (1 – совпадение, 0 – отсутствие совпадения) |
|
G |
Разрешение вывода |
4.7 Принципиальная схема кэш
Принципиальная схема КЭШа приведена на рис.9.
Пояснения к работе КЭШа:
Из шины команд КЭШем используются три сигнала: CLK– синхросигнал,REF– сигнал разрешения использования шины AB/DB иR/W– сигнал текущей операции (1 – чтение, 0 – запись). Т.к. шина адресов и данных (AB/DB) объединена, необходимо разделять во времени передачу по ней адресов и данных, по этой причине передача адреса производиться по фронту синхросигнала, а передача данных – по срезу. Два регистра подключенные параллельно к этой шине нужны как раз для разделения адресов и данных.
Когда процессор производит операцию чтения из ОП, компаратор сравнивает старшую часть адреса ячейки памяти, с тегом, хранящимся в памяти тегов. Если тег совпадает, компаратор посылает сигнал на мультиплексор, который отправляет на процессор запрашиваемое слово из памяти КЭШа. Если совпадения не происходит, формируется сигнал переводящий буферы в состояние передачи данных и адреса из ОП в кэш-память, а на в кэш-память устанавливается режим записи.
При записи процессором данных в ОП, КЭШ, независимо от того, хранилась ли в нем ранее строка в одно из слов которой производиться запись, записывает эту строку из ОП. Процесс записи происходит так же, как и в случае промаха при чтении, за исключением того, что запись в КЭШ инициирует низкий уровень сигнала R/W.
|
|
|
Рис.9 Принципиальная схема КЭШа |
