- •Министерство образования и науки российской федерации
- •1. Цель работы
- •2. Исходные данные к проекту
- •3. Разработка структурной схемы эвм
- •3.1 Центральный процессор
- •3.2 Оперативная память (оп)
- •3.3 Блок синхронизации
- •3.4 Система прерывания программ
- •3.5 Таймер
- •3.6 Система ввода-вывода
- •3.7 Монитор и видеоадаптер
- •3.8 Клавиатура и мышь
- •3.9 Жесткий диск и нгмд
- •4. Разработка принципиальной схемы кэш
- •4.1 Основные характеристики кэш-памяти
- •4.2 Способ отображения оперативной памяти на кэш-память
- •4.3 Алгоритм замещения информации в заполненной кэш-памяти
- •4.4 Алгоритм согласования содержимого кэш-памяти и основной памяти
- •4.5 Смешанная и разделенная кэш-память
- •4.6 Выбор элементной базы для принципиальной схемы кэШа
- •4.7 Принципиальная схема кэш
- •5. Заключение
- •6. Список литературы
3.3 Блок синхронизации
Управляемый блок синхронизации (рис.2) формирует синхронизирующие сигналы, необходимые для обеспечения синхронной работы всех узлов ЭВМ. Управляемость подразумевает возможность приостановления такта, изменения длительности, что бывает необходимо, например, для обмена информацией процессора с медленными внешними устройствами. Основой блока синхронизации является тактовый генератор (ТГ). ТГ может быть микропрограммируемым, что позволит реализовать переменную длительность такта для ЦП.
3.4 Система прерывания программ
Прерывание программы – это способность ЭВМ временно прекращать выполнение текущей программы при возникновении какого-либо события, вызывать программу обработки этого события, а затем возвращаться к выполнению прерванной программы.
Прерывания могут быть двух типов:
1) Внутренние прерывания, или синхронные прерывания, или программные, или исключения (например деление на 0 или переполнение).
2) Внешние или асинхронные прерывания, связаны с организацией в/в.
Прерывания могут обрабатываться на уровне команд и на уровне микрокоманд. Обработка прерываний на уровне команд осуществляется после завершения текущей операции. Время реакции в этом случае будет равно сумме времени выполнения самой длинной операции и времени запоминание всех программно доступных регистров. В данном случае возможен эффект насыщения по запросам прерываний в случае когда возникает повторный запрос от того же источника, когда первый ещё не обработался, т. о, потеря одного из запросов.
Цепочечная структура прерываний (рис.5) характеризуется наличием единой линией запроса на прерывание, и линией подтверждения прерывания, проходящей через все источники прерываний.
|
Рис.5 Структура цепочечной системы прерывания |
При необходимости произвести прерывание устройство выставляет запрос на прерывание (по линии INT) и разрывает линию подтверждения (INTA). После выполнения очередной инструкции процессор проверяет линию запроса на прерывание. Получив запрос, процессор сохраняет все программно доступные регистры. Затем он посылает сигнал, подтверждающий получение запроса по линии INTA, который проходит от одного устройства к другому, пока не достигнет устройства – инициатора прерывания. Тогда это устройство выставляет на шине данных свой идентификационный номер (вектор). После получения контроллером прерываний (или ЦП) вектора вызывается программа, обрабатывающая прерывание данного устройства. После завершения обработки прерывания производится восстановление программно доступных регистров и возврат в прерванную программу.
Достоинством данной структуры являются более низкие затраты программных и аппаратных средств, а недостатком – фиксированный приоритет устройств, который определяется порядком их подключения.
3.5 Таймер
Таймер предназначен для деления машинного времени на временные интервалы, что необходимо для эффективного использования процессора при работе с периферийными устройствами.
В состав таймер входят схемы, необходимые для запроса и получения канала и формирования вектора прерывания. С помощью таймера можно задавать определённые промежутки времени, по истечении которых происходит прерывание. Особенное применение прерываний таймера, основанное на независимости работы микросхемы от процессора – регенерация оперативных запоминающих устройств, например каждые несколько мс таймер выдаёт запрос на прерывание наивысшего приоритета, при наступлении которого производится регенерация памяти.