7.6. Регистры.
Регистр – последовательностное цифровое устройство, используемое для хранения и выполнения логических преобразований над n-разрядным двоичным кодом. Регистр представляет собой упорядоченную последовательность триггеров, число которых соответствует числу разрядов в слове. С каждым регистром обычно связано некоторое КЦУ, с помощью которого обеспечивается выполнение логических операций или микроопераций над n-разрядными словами в ПЦУ: приём слова в регистр, передача слова из регистра, поразрядные логические опреации, сдвиг слова влево или вправо на определённое числоразрядов, установка в начальное состояние (сброс), преобразование последовательного кода в параллельный и обратно.
Состояние регистра представляется целым числом в двоичной системе. Многоразрядные регистры часто разбиваются на 8 – разрядные подрегистры (по байтное деление). Вместо двоичного представления тогда можно использовать таблицу из 256 символов. Фактически любое цифровое устройство можно представить в виде совокупности регистров, соединённых друг с другом с помощью соответствующих схем КЦУ.
Регистры разделяются на группы:
с параллельным приёмом и выдачей информации – регистры памяти;
с последовательным приёмом и выдачей информации – регистры сдвига;
смешанные регистры - последовательный ввод – параллельный вывод и наоборот. Регистры бывают с одним каналом (однофазные – собираются из D – триггеров) и двухканальные (парафазные, собираемые на RS – триггерах).
Рис.7.18.
Параллельный регистр.
В параллельном регистре разряды двоичного числа, поданные на входа D, записываются в ячейки регистра одновременно по сигналу синхронизации С и разрешающем коде на входах V1V2. На рис.7.18 показано обозначение параллельного регистра и его внутренняя схема.
Последовательный регистр.
В последовательном регистре разряд двоичного числа записывается и считывается последовательно во времени – разряд за разрядом по одному каналу. На рис.7.19 показан последовательный регистр. Запись производится с младшего бита. Считывание числа может осуществляться последовательно по сигналу синхронизации, так и параллельно с каждого триггера.
Рис.7.19.
Применение сдвиговых регистров.
Сдвиговые регистры применяются для следующих операций:
Преобразование последовательного кода в параллельный.
Преобразование параллельного кода в последовательный.
Умножение и деление. Аналогично десятичной системе, где умножение и деление на 10 равносильно сдвигу запятой, в двоичной системе умножение и деление числа на 2 равносильно сдвигу на разряд влево или вправо.
Временная задержка и буферизация данных. Можно преднамеренно задерживать цифровую информацию, пропуская её через сдвиговый регистр. Информация в регистре может храниться до тех пор, пока подано напряжение питания на регистр.
Устройство памяти с циркуляцией данных. Соединяя вход сдвигового регистра с выходом можно заставить циркулировать данные (бегущая строка).
7.7. Комбинационные цифровые устройства.
Комбинационное цифровое устройство (КЦУ) – это устройство, выходные сигналы которого в определённый момент времени однозначно определяются входными сигналами. В КЦУ используют не только отдельные логические элементы, реализующие элементарные булевы функции, но и их комбинации, обычно выполненные как единое целое в виде интегральных микросхем. На входы КЦУ подают информационные логические сигналы и сигналы управления, которые определяют порядок передачи информационных входных сигналов на выход и синхронизацию этого процесса. К типовым, широко используемым КЦУ на практике, относятся: преобразователи кодов, шифраторы, дешифраторы, мультиплексоры, демультиплексоры (селекторы), сумматоры цифровые компараторы, а также многовходовые преобразователи типа И-ИЛИ-НЕ.
Дешифратор.
Дешифратор (decoder, DC) называется КЦУ, преобразующее n–разрядный двоичный код в логический активный сигнал на выходе, десятичный номер которого соответствует входному двоичному коду. Если количество выходов равняется m = 2n, где n – количество входов, то дешифратор называется полный. При меньшем количестве выходов дешифратор будет неполным. На рис 7.20 показано условное обозначение полного дешифратора 3 - 8 и таблица истинности.
Рис.7.20.
Данный дешифратор описывается следующей системой логических выражений:
(7.4).
Таким образом, такое КЦУ можно реализовать из восьми одновыходных КЦУ каждое из которых в свою очередь составляют из последовательности базовых элементов. Некоторые типы дешифраторов позволяют преобразовывать двоичную систему счёта в десятичную. На рис.7.21 приведён неполный дешифратор 4-10 с инверсными выходами. Помимо информационных, дешифраторы снабжаются входами разрешения или адресными входами. Это позволяет из более простых дешифраторов строить сложные системы. Например, на рис.7.22 показан дешифратор 4-16 собранный из пяти 2 - 4. Вход активизации дешифратора Е – инверсный.
Рис.7.21.
Рис.7.22.
Шифратор.
Шифратор (coder, CD) – это комбинационное устройство, преобразующее десятичное число в двоичное. На рис.7.23 показано условное обозначение и реализация шифратора 8 - 3 (восемь входов на три выхода) на базисных элементах.
Рис.7.23.
Таблица истинности для данного шифратора имеет вид (Таб.7.1). Функциональные уравнения соответственно равны
(7.5).
По соотношению количества входов m и выходов n шифраторы бывают полные (m = 2n) и неполные (m < 2n). В приоритетных шифраторах выходной двоичный код соответствует наивысшему номеру входа, на который подан активный сигнал (независимо от наличия сигналов на других входах).
|
№ |
Х7 |
Х6 |
Х5 |
Х4 |
Х3 |
Х2 |
Х1 |
Х0 |
У3 |
У2 |
У1 |
|
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
|
2 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
|
3 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
|
4 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
|
5 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
|
6 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
|
7 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
|
8 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
Таб..7.1.
Преобразователь кодов.
В цифровой технике применяются различные виды кодов для обработки и передачи информации (прямой, обратный, дополнительный, двоично-десятичный, коды Грэя, коды Хемминга и т.д.). Преобразование кодов на аппаратном уровне выполняют комбинационные устройства – преобразователи кодов. К этим устройствам относятся также различные преобразователи управления шкальными, матричными и семисегментными индикаторами. Обозначаются преобразователи кодов через Х/У. Преобразователь кодов часто реализуют по схеме дешифратор – шифратор. Каждый тип преобразователя характеризуется соответствующей таблицей истинности. Частным случаем преобразователей кодов являются шифраторы и дешифраторы. На рис.7.24 показан преобразователь двоично-десятичного кода в код семисегментного индикатора.
Рис.7.24.
Мультиплексор.
Мультиплексор – комбинационное устройство, обеспечивающее передачу цифровой информации, поступающей на несколько входов, на один выход в соответствии с заданным кодом на управляющих входах. По сути это управляемый коммутатор. Также между числом управляющих входов n и числом информационных входов действует соотношение m = 2n для полного мультиплексора, и неполного m < 2n. Мультиплексоры обозначают MUX или MS. На рис.7.25 показана функциональная схема двухвходового мультиплексора, условное обозначение и таблица коммутации.
Рис.7.25.
На рис.7.26 показан селектор-мультиплексор 8/1. В зависимости от комбинации сигналов управления Х1Х2Х3 он обеспечивает коммутацию одного из восьми входных сигналов Di на выход У при V – разрешении, активный уровень низкий. Функциональное уравнение записывается в виде
(7.6).
Рис.7.26.
Мультиплексоры являются универсальными логическими устройствами, на основе которых создают различные комбинационные и последовательностные схемы. Они используются в делителях частоты, триггерных устройствах, сдвигающих регистрах, преобразователях параллельного кода в последовательный, реализации сложных логических функций.
Демультиплексор.
Демультиплексор – это цифровое устройство коммутации информационного входного сигнала в один из нескольких выходов в соответствии с заданным кодом на адресных входах. Демультиплексоры обозначают через DMX или DMS. Также по соотношению количества информационных выходов и адресных входов демультиплексоры бывают полными и неполными. На рис.7.27 приведена базовая схема двухвыходного демультиплексора, условное обозначение и таблица функционирования. На рис.7.28 показан демультиплексор четыре в один.
Функциональные уравнения, описывающие его работу следующие:
(7.7).
Рис.7.27.
Функции демультиплексоров сходны с функциями дешифраторов. Дешифратор можно использовать как демультиплексор. В этом случае информационные входы дешифратора будут служить адресными входами, а входы разрешения дешифратора – информационным входом. КМОП технология позволяет изготавливать двунаправленные ключи, на базе которых созданы объединённые устройства мультиплексоры – демультиплексоры (обозначение MX).
Рис.7.28.
Сумматор.
Сумматоры – это комбинационные устройства, предназначенные для сложения чисел. Таблица истинности для сложения двух одноразрядных чисел А и В будет
|
А |
В |
S |
P |
|
0 |
0 |
0 |
0 |
|
0 |
1 |
1 |
0 |
|
1 |
0 |
1 |
0 |
|
1 |
1 |
0 |
1 |
где S – значение суммы, Р – значение переноса в старший разряд. Работа устройства описывается следующими уравнениями
(7.8).
Рис.7.29.
Видно, что сумма отвечает логической функции «исключающее ИЛИ» S=AB. Устройство, реализующее данную таблицу называют полусумматором и его структура показана на рис.7.29.
Рис.7.30.
Одноразрядный полный сумматор строится на основе двух полусумматоров. Его структура и условное обозначение приведены на рис.7.30. В отличие от полусумматора он имеет перенос из младшего разряда.
Таблица истинности для сумматора имеет вид
|
Pn-1 |
An |
Bn |
Sn |
Pn |
|
0 |
0 |
0 |
0 |
0 |
|
0 |
0 |
1 |
1 |
0 |
|
0 |
1 |
0 |
1 |
0 |
|
1 |
0 |
0 |
1 |
0 |
|
1 |
0 |
1 |
0 |
1 |
|
1 |
1 |
0 |
0 |
1 |
|
1 |
1 |
1 |
1 |
1 |
Для суммирования многоразрядных двоичных чисел сумматоры соединяют последовательно, а вывод переноса в младшем разряде соединяют с общим проводом. В виде интегральных схем выпускаются одно, двух и четырёх разрядные сумматоры. С помощью сумматора можно производить и вычитание двоичных чисел. В этом случае операция вычитания заменяется сложением уменьшаемого с вычитаемым в дополнительном коде
А – В = А + Вдоп = А + Вобр+1 (7.9).
Рис.7.31.
На рис.7.31 показан вычитатель на основе четырёхразрядного сумматора. Число В инвертируется и складывается с А, а на перенос подаётся логическая единица.
Применение мультиплексоров и дешифраторов для построения КЦУ, осуществляющих заданную логическую операцию.
При большом числе переменных это позволяет уменьшить требуемое число корпусов. Если на управляющие входы мультиплексора подать входные сигналы х1, х2, … хn, а на информационных входах Do, D1, … Dm зафиксировать нулевые и единичные значения на основании наборов входных переменных таблицы истинности соответствующий таблице булевой функции, то на выходе мультиплексора «у» получим необходимое значение выходного сигнала. Для ещё большего упрощения можно на информационные входы мультиплексора кроме нулевых и единичных значений также подавать значения переменных «х». Рассмотрим логическую функцию
(7.11).
При
использовании мультиплексора 8-1 на
Х1Х2Х3
подаём входные сигналы, на D3D5D6D7
- 1,
на D0D1D2D4
- 0.
Но можно использовать только четырёхвходовой
мультиплексор с двумя входами управления
Х1Х2,
и информационными входами D0D1D2D3
и положить D0=0;
D1=X3;
D2=X3;
D3=1.
Для построения КЦУ можно использовать и дешифраторы. Так как активное значение сигнала на каждом выходе дешифратора определяет одну из комбинаций входных сигналов, то, объединяя с помощью соответствующих логических элементов некоторые входные сигналы дешифратора, можно реализовать КЦУ, заданное любой таблицей истинности, с числом наборов, не превышающих числа входов используемого дешифратора. Например - рис.7.32.
Рис.7.32.
Быстродействие КЦУ.
Логические элементы входящие в КЦУ, переключаются с задержкой tзд=10-8с. Длительность переходных процессов в КЦУ определяется числом последовательных логических элементов наиболее длинной цепочке. Поэтому оптимизация КЦУ кроме её упрощения повышает и её быстродействие.
Применение КЦУ в многоканальной связи.
Многоканальная электросвязь обеспечивает организацию по одной линии связи большого числа одновременно и независимо действующих каналов. Формирование и разделение цифровых сигналов в многоканальных системах и временным разделением может выполняться с помощью мультиплексоров и демультиплексоров. Входные сигналы, каждый из которых представляет некоторую последовательность единичных и нулевых значений поочерёдно передаются на выход мультиплексора, в котором формируется много канальный сигнал. На приемном конце с помощью демультиплексора выполняется разделение сигнала.
КЦУ широко используется во многих системах автоматики и управления