5. Исключающее или

8. Представленная таблица является таблицей истинности для вентиля:

Таблица

В	А	Y
0	0	0
0	1	1
1	0	1
1	1	1

1. ИЛИ

2. И

3. НЕ

4. ИЛИ-НЕ

5. Исключающее или

9. Представленная таблица является таблицей истинности для вентиля:

Таблица

А	Y
0	1
1	0

1. НЕ

2. ИЛИ

3. НЕ

4. ИЛИ-НЕ

5. Исключающее или

10. На рисунке показана схема:

1. асинхронного счетчика по модулю 4

2. синхронного счетчика по модулю 2

3. асинхронного счетчика по модулю 2

4. асинхронного 3 – разрядного вычитающего счетчика

5. самоостанавливающегося вычитающего счетчика

$$20$$

1. На рисунке показана схема:

1. асинхронного счетчика по модулю 5

2. синхронного счетчика по модулю 3

3. асинхронного счетчика по модулю 8

4. вычитающего счетчика по модулю 4

5. трёхразрядного самоостанавливающегося вычитающего счетчика

2. На рисунке изображена схема:

1. последовательного регистра сдвига

2. асинхронного счетчика

3. параллельного регистра сдвига

4. синхронного счетчика

5. вычитающего счетчика

3. Представленная таблица является таблицей истинности:

Таблица

A	B		C0
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

1. полусумматора

2. полного сумматора

3. полувычитателя

4. полного вычитателя

5. параллельного сумматора

4. На рисунке изображена схема:

1. полного сумматора

2. полного вычитателя

3. полувычитателя

4. 4–разрядного сумматора–вычитателя

5. интегрального сумматора

5. На рисунке изображена схема:

1. полувычитателя

2. полусумматора

3. полного вычитателя

4. последовательного сумматора

5. параллельного сумматора

6. В таблице истинности полного вычитателя Bin означает:

Таблица

А	B	Bin	Di	Bo
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

1. заём в младший разряд

2. разность

3. заём из старшего разряда

4. перенос в старший разряд

5. сумма

7. В таблице истинности полного вычитателя D_i означает:

Таблица

А	B	Bin	Di	Bo
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

1. разность

2. заем в младший разряд

3. заём из старшего разряда

4. перенос в старший разряд

5. сумма

8. Таблица является таблицей истинности:

Таблица

А	B	Bin	Di	Bo
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

1. полного вычитателя

2. полного сумматора

3. полусумматора

4. полувычитателя

5. логического элемента ИЛИ

9. На рисунке показана схема:

1. 4-х разрядного асинхронного счетчика по модулю 16

2. асинхронного счетчика

3. вычитающего счетчика

4. самоостанавливающегося вычитающего счетчика

5. асинхронного счетчика по модулю 4

10. На рисунке показана схема:

1. 3-х разрядного синхронного счетчика по модулю 8

2. асинхронного счетчика по модулю 8

3. асинхронного счетчика по модулю 10

4. 4-х разрядного синхронного счетчика

5. параллельного регистра сдвига

$$21$$

1. На рисунке изображена структурная схема:

1. 4-х разрядного кольцевого параллельного регистра сдвига

2. последовательного регистра сдвига

3. синхронного декадного счетчика

4. асинхронного декадного счетчика

5. вычитающего счетчика

2. На рисунке дана схема:

1. полного вычитателя

2. полного сумматора

3. полусумматора

4. интегрального сумматора

5. параллельного сумматора

3. Представленная таблица является таблицей истинности:

Таблица

A	B	Di	B0
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

1. полувычитателя

2. полного вычитателя

3. полусумматора

4. полного сумматора

5. параллельного вычитателя

4. В таблице истинности полного сумматора С₀ означает:

Таблица

Сin	B	A		C0
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

1. перенос в старший разряд

2. перенос из младшего разряда

3. сумма

4. разность

5. заем из старшего разряда

5. На рисунке показана схема:

1. 3-х разрядного асинхронного счетчика по модулю 8

2. синхронного счетчика по модулю 8

3. асинхронного счетчика по модулю 2

4. счетчика обратного действия (вычитающего счетчика)

5. самоостанавливающегося счетчика

6. На рисунке показана схема:

1. двухразрядного самоостанавливающегося счетчика обратного действия (вычитающего счетчика)

2. трехразрядного вычитающего счетчика циклического типа

3. асинхронного счетчика, считающего в прямом направлении

4. синхронного счетчика

5. последовательного регистра сдвига

7. На рисунке изображена схема:

1. полусумматора

2. полного сумматора

3. полувычитателя

4. интегрального сумматора

5. последовательного сумматора

8. На рисунке изображена структурная схема:

1. 4-х разрядного параллельного вычитателя

2. 4-х разрядного параллельного сумматора

3. 4-х разрядного сумматора-вычитателя

4. последовательного сумматора

5. последовательного вычитателя

9.Представленная таблица является таблицей истинности:

Таблица

Cin	B	A		Co
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

1. полного сумматора

2. полусумматора

3. полувычитателя

4. полного вычитателя

5. сумматора-вычитателя

10. В таблице истинности полного вычитателя B_о означает:

Таблица

A	B	Bin	Di	Bo
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

1. заём из старшего разряда

2. заём в младший разряд

3. разность

4. перенос в старший разряд

5. сумма

$$22$$

1. Снимая сигнал с выхода Q_D декадного счётчика, изображённого на рисунке, получаем:

1. счётчик - делитель на 10

2. счётчик - делитель на 6

3. счётчик - делитель на 5

4. счётчик - делитель на 2

5. счётчик - делитель на 8

2. Какая комбинация двоичных сигналов на выходах триггера соответствует запрещенному состоянию?

1. 

2. 

3. 

4. без изменения

5. противоположное состояние

3. Чтобы, получить счетчик по модулю 8, необходимо соединить:

1. три JK-триггера

2. два JK-триггера

3. четыре JK-триггера

4. пять D-триггеров

5. четыре FF-триггера

4. Асинхронный счетчик по модулю 10 можно реализовать использовав:

1. четыре триггера и дополнительный элемент И-НЕ

2. четыре триггера и дополнительный элемент ИЛИ

3. три триггера и дополнительный элемент ИЛИ

4. три триггера и дополнительный элемент НЕ

5. четыре триггера и дополнительный элемент исключающее ИЛИ

5. Для того, чтобы начать счет в обратном направлении, необходимо перед началом счета:

1. подать сигнал низкого уровня на входы PS триггеров

2. подать сигнал высокого уровня на входы PS триггеров

3. выключить питание счетчика

4. подать сигнал низкого уровня на входы CLR триггеров

5. изолировать серию тактовых импульсов

6. Для того, чтобы получить самоостанавливающийся вычитающий счетчик, нужно в схему вычитающегося счетчика ввести дополнительно:

1. логический элемент ИЛИ

2. логический элемент И

3. логический элемент НЕ

4. соединить выходы последнего триггера с входами первого триггера

5. выключить и включить питание счетчика

7. Цифро-аналоговый преобразователь состоит из:

1. резистивной схемы и суммирующего усилителя

2. схемы синхронизации

3. генератора развертки

4. мультиплексорного генератора

5. контроллера

8. Учет весового коэффициента для цифровых сигналов на входах ЦАП осуществляется с помощью:

1. резистивной схемы

2. суммирующей схемы

3. компаратором

4. счетчиком

5. индикатором

9. Представленная таблица является таблицей истинности:

Цифровой вход				Выход
D	C	B	A	Вольты
0	0	0	0	0
0	0	0	1	0.2
0	0	1	0	0.4
0	0	1	1	0.6
0	1	0	0	0.8
0	1	0	1	1.0
0	1	1	0	1.2
0	1	1	1	1.4
1	0	0	0	1.6
1	0	0	1	1.8
1	0	1	0	2.0
1	0	1	1	2.2
1	1	0	0	2.4
1	1	0	1	2.6
1	1	1	0	2.8
1	1	1	1	3.0

1. цифро-аналогового преобразователя

2. аналого-цифрового преобразователя

3. последовательного регистра сдвига

4. счетчика

5. мультиплексора

10. Представленная таблица является таблицей истинности:

Вход	Двоичный выход
Вольты	D	C	B	A
0	0	0	0	0
0.2	0	0	0	1
0.4	0	0	1	0
0.6	0	0	1	1
0.8	0	1	0	0
1.0	0	1	0	1
1.2	0	1	1	0
1.4	0	1	1	1
1.6	1	0	0	0
1.8	1	0	0	1
2.0	1	0	1	0
2.2	1	0	1	1
2.4	1	1	0	0
2.6	1	1	0	1
2.8	1	1	1	0
3.0	1	1	1	1

1. аналого-цифрового преобразователя

2. цифро-аналогового преобразователя

3. последовательного регистра сдвига

4. счетчика

5. мультиплексора

$$23$$

1. 1110₂ х 1110₂ = ____ ?

A) 1100 0100₂

B) 0101 0100₂

C) 1100 0101₂

D) 1000 0100₂

E) 1110 0010₂

2. 110110 . 11₂ + 11010.1₂ =____?

A) 101 0001.01₂

B) 10 0000.01₂

C) 10 0001.01₂

D) 10 0010.11₂

E) 11 0000.01₂

3. 0010 0111_ВСD + 0011 0110 _ВСD = _____?

A) 0110 0011 _ВСD

B) 0101 1001 _ВСD

C) 0101 1101 _ВСD

D) 1000 0011 _ВСD

E) 1001 0101 _ВСD

4. Используя метод дополнительного кода, сумма десятичных чисел со знаком (- 13) и (- 41) будет равна:

1. 1100 1010

2. 1111 0000

3. 1011 0110

4. 1010 1100

5. 1010 1010

5. Упростив выражение с помощью теорем булевой алгебры, получим:

1. 

2. 

3. 

4. 

5. 

6. Для выражения канонической суммой минтермов, без предварительного построения таблицы истинности, является:

1. 

2. 

3. 

4. 

5. 

7. Булево выражение после упрощения с помощью карты Карно примет вид:

1. 

2. 

3. =

4. 

5. 

8. 0011 1111₂ + 0001 1111₂ = ___ ?

A) 0101 1110₂

B) 0010 1110₂

C) 0101 0001₂

D) 0101 1111₂

E) 0011 1111₂

9.1011.1₂ * 1100.1₂ = ___ ?

A) 1000 1111.11₂

B) 1110 0001.01₂

C) 1001 1111.11₂

D) 1001 1111.11₂

E) 1010 1111.01₂

10. Для десятичного числа со знаком (-21) дополнительным кодом будет:

A) 1110 1011

B) 0001 0101

C) 1110 1010

D) 1110 1110

E) 0001 0001

$$24$$

1. Используя метод дополнительного кода, сумма десятичных чисел со знаком (-3) и (-4) будет:

A) 1111 1001

B) 1000 0111

C) 1101 1111

D) 1111 1101

E) 1010 1111

2. Упростив выражение c помощью теорем булевой алгебры, получим:

1. 

2. 

3. 

4. 

5. 

3. Для таблицы истинности канонической суммой минтермов является:

x	y	z	f
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

1. 

2. 

3. 

4. 

5. 

4. Булево выражение после упрощения с помощью карты Карно примет вид:

1. 

2. 

3. 

4. 

5. 

5. 0111 1000₂ – 0011 1111₂ = ___ ?

A) 0011 1001₂

B) 0100 1100₂

C) 0011 1000₂

D) 1100 1000₂

E) 0011 1010₂

6. 100 0101110 =___ ?

1. 1011.1

2. 1100.1

3. 111.1

4. 11.01

5. 1000.1

7. Числу 1000 1111, представленном в дополнительном коде, соответствует десятичное число:

A) -113₁₀

B) +113₁₀

C) +89₁₀

D)-89₁₀

E) -64₁₀

8. Используя метод дополнительного кода, разность десятичных чисел со знаком (+3) и (+8) будет:

1. 1111 1011

2. 1000 0101

3. 1111 1010

4. 1010 1010

5. 1000 1000

9. Выполнив отрицание выражения , получим:

1. 

2. 

3. 

4. 

5. 

10. Для таблицы истинности каноническим произведением макстермов является:

Таблица

x	y	z	f
0	0	0	0	1
0	0	1	1	0
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	1
1	1	0	1	0
1	1	1	0	1

1. 

2. 

3. 

4. 

5. 

$$25$$

1. Булево выражение после упрощения с помощью карты Карно примет вид:

1. 

2. 

3. 

4. 

5. 

2. Таблице истинности соответствует булево выражение:

C	B	A	Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

Таблица

1. 

2. 

3. 

4. 

5. 

3. Булево выражение, соответствующее логической схеме, представленной на рисунке, имеет вид:

1. 

2. 

3. 

4. 

5. 

4. Булево выражение, соответствующее логической схеме, представленной на рисунке, имеет вид:

1. 

2. 

3. 

4. 

5. 

5. Какой ответ представляет корректное булево выражение для следующей таблицы истинности:

Таблица

A	B	C
0	0	0
0	1	0
1	0	0
1	1	1

1. 

2. 

3. 

4. 

5. 

6. Задача на использование инвертора

1. ИЛИ-НЕ

2. И-НЕ

3. ИЛИ

4. И