-
Архітектура мікроконтролерів avr. Функціональне призначення їх складових блоків
AVR — сімейство восьмибітових мікроконтролерів фірми Atmel.
Мікроконтролери AVR мають гарвардську архітектуру (програма і дані знаходяться в різних адресних просторах) і систему команд, близьку до ідеології RISC. Процесор AVR має 32 8-бітових регістра. Управління мікроконтролером, по суті, є управління цими регістрами. На відміну від «ідеального» RISC, регістри не абсолютно ортогональні: Три «здвоєні» 16-бітові регістри-покажчики X (r26:r27), Y (r28:r29) і Z (r30:r31) Деякі команди працюють тільки з регістрами r16.r31. Результат множення (у тих моделях, в яких є модуль множення) завжди поміщається в r0:r1
Управління периферійними пристроями здійснюється через адресний простір даних. Для зручності існують «скорочені команди» IN/OUT. Окрім фірмових засобів розробки (IAR, CODEVISION і ін.), існує GNU порт GCC для AVR. Крім того, архітектура AVR дозволяє застосовувати операційні системи при розробці застосувань, основними з яких є FREERTOS і uOS. Не мало важливим є й те, що програмування цих мікроконтролерів здійснюється досить легко. Найпростіший програматор, пристрій за допомогою якого пресональний комп'ютер записує програму в flash пам'ять мікроконтролера, складається з п'яти провідників та вилки LPT порта. Це дозволяє з успіхом використовувати ці присторої новачкам, що хочуть отримати знання з мікроелектроніки.
Мікроконтролер AVR містить: швидкий RISK-процесор, два типи енергонезалежної пам'яті (Flash-пам'ять програм і пам'ять даних EEPROM), оперативну пам'ять RAM, порти вводу / виводу та різні периферійні інтерфейсні схеми.
2. Структурная схема AVR. Функціональне призначення їх складових блоків.
Микроконтроллер AVR содержит: быстрый RISK-процессор, два типа энергонезависимой памяти (Flash-память программ и память данных EEPROM), оперативную память RAM, порты ввода/вывода и различные периферийные интерфейсные схемы.
Рис. Структурная схема AVR
Сердцем микроконтроллеров AVR является 8-битное микропроцессорное ядро или центральное процессорное устройство (ЦПУ), построенное на принципах RISK-архитектуры. Основой этого блока служит арифметико-логическое устройство (АЛУ). По системному тактовому сигналу из памяти программ в соответствии с содержимым счетчика команд (Program Counter - PC) выбирается очередная команда и выполняется АЛУ. Во время выбора команды из памяти программ происходит выполнение предыдущей выбранной команды, что и позволяет достичь быстродействия 1 MIPS на 1 МГц.
АЛУ подключено к регистрам общего назначения РОН (General Purpose Registers - GPR). Регистров общего назначения всего 32, они имеют байтовый формат, то есть каждый из них состоит из восьми бит. РОН находятся в начале адресного пространства оперативной памяти, но физически не являются ее частью. Поэтому к ним можно обращаться двумя способами (как к регистрам и как к памяти). Такое решение является особенностью AVR и повышает эффективность работы и производительность микроконтроллера.
Отличие между регистрами и оперативной памятью состоит в том, что с регистрами можно производить любые операции (арифметические, логические, битовые), а в оперативную память можно лишь записывать данные из регистров.