Рівнобіжні ацп.
Схема рівнобіжного АЦП представлена на рис. 15.7. Претворений сигнал подається на входи декількох компараторів (2К-1), на другі входи яких подаються опорні напруги.
Схема найбільш швидкодіюча. Перетворення здійснюється усього за один такт, але вимагає більший об’єм апаратних витрат. При розрядності К необхідно мати (2К-1) компараторів, кожний з який відповідає за свій рівень. При збільшенні розряду на одиницю, приблизно вдвічі збільшується об’єм апаратних витрат.
Дільники
в даній схемі формують сітку опорних
напруг, з якими далі буде порівнюватися
вихідний сигнал. Якщо усі Ri рівні,
то сітка рівнів рівномірна, але іноді
використовується нерівномірна розбивка
(тобто
).
Частіше в таких випадках більш малі
сигнали передаються більш точно
(використовується густа сітка, тобто
мала
),
а більш високі рівні квантуются з
використанням менш точної сітки, і тоді
ми маємо однакову відносну погрішність
перетворення. Іноді буває, що під
рівномірну сітку змінюють вхідний
сигнал по логарифмічній залежності.
Рис. 15.7. Схема рівнобіжного АЦП
Комбіновані схеми ацп.
Комбінована паралельно-послідовна схема АЦП показана на рис.15.8. Дана схема є компромісом між швидкодією й об’ємом апаратних витрат.
Рис.
15.8.
Комбінована схема АЦП
Принцип роботи даної схеми полягає в тому, що спочатку ми виділяємо цілу більшу частину числа (великий крок), а потім установлюємо з більшою точністю залишок.
Після першого АЦП одержуємо 4 старших розряди, на виході блоку віднімання маємо різницю вхідної напруги і напруги, отриманого шляхом зворотного перетворення вихідного коду першого АЦП. Частота перетворення таких АЦП забезпечує перетворення сигналів з частотою одиниць Мгц.
АЦП прямого преобразования
АЦП прямого преобразования являются являются наиболее простыми и часто встраиваются непосредственно в датчики. Рассмотрим преобразователь постоянного положительного напряжения в частоту (рис.15.9).
На DA1собран интегратор, а на DA2 – компаратор. Если Uout =+Uнас, то диод VD1 заперт и на выходе интегратора напряжение уменьшается по линейному закону со скоростью, определяемой амплитудой сигнала Ui. Как только напряжение на выходе DA1 достигнет значения –UнасR1/R2, компаратор переключается и на его выходе появляется напряжение – Uнас. При этом диод VD открывается и выходное напряжение интегратора быстро нарастает до значения +UнасR1/R2. Компаратор возвращается в первоначальное состояние и цикл повторяется. Частота циклов повторения fп будет прямо пропорциональна входному напряжению:
Рис.15.9. АЦП прямого преобразования
СХЕМИ ЦАП
ЦАП забезпечує перетворення коду в напругу.
ЦАП характеризується припустимою частотою зворотного перетворення f, числом розрядів К i похибкой перетворення.
Розрізняють статичну і динамічну похибку перетворень. До статичного відносять похибку методу перетворення, інструментальні похибки. Динамічна похибка визначається перехідними процесами в ланцюгах ЦАП.
Схема ЦАП на базі суматора.
Схема являє собою суматор на ОП (рис.15.10) с різними коефіцієнтами передачі по входах. Номінали резисторів розташовані в наступному порядку:
.
Кожному коду на вході відповідає своя комбінація ключів (їхнє положення). Якщо розряд дорівнює одиниці, то код підключений до джерела опорної напруги, якщо нуль, то земля. Нулі й одиниці можна подавати не ключами, а з виходів регістрів. Важливо мати стабільну опорну напругу, щоб вона не впливала на помилку молодших розрядів.
Сигнал на виході даної схеми
,
де ai=0,1,2,...,K.
Основний недолік даної схеми – це необхідність використання резисторів у великому діапазоні номіналів. При цьому особливі вимоги пред'являються до точності номіналів. Погрішність вихідної напруги, обумовлена старшим розрядом повинна бути менше внеску у вихідну напругу молодшого розряду.
Рис. 15.10. Схема ЦАП на базі суматора
На виході ЦАП необхідно включати фільтри, що виділяють спектральні складові сигналу і придушують більш високочастотні складові.