- •3 Модуль
- •11 Мікропроцесорні системи на універсальних мп фірми motorola
- •11.2 Побудова мпс на 16-розрядних мікропроцесорах фірми Motorola
- •11.2.1 Підсистема центрального процесорного елемента mc68000
- •11.2.2 Розподіл адресного простору мпс
- •11.2.3 Організація підсистеми пам’яті
- •11.2.4 Організація підсистем введення-виведення
- •11.4 Побудова мпс на 32-розрядних мікропроцесорах фірми Motorola
- •11.4.1 Підсистема центрального процесорного елемента
- •11.4.2 Розподіл адресного простору мпс
- •11.4.3 Організація підсистеми пам’яті мпс
- •11.4.4 Організація підсистеми введення-виведення
- •11.4.5 Підключення співпроцесора
- •12 Програмування універсальних мп
- •12.1 Мова Асемблер програмування мп фірми Motorola
- •Непряме регістрове адресування з постіндексуванням
- •Непряме регістрове адресування з преіндексуванням
- •Непряме відносне адресування з індексуванням
- •12.2 Система команд мп мс680х0 (Для самостійного вивчення)
- •12.2.1 Команди пересилань
- •12.2.2 Команди арифметичних операцій
- •12.2.3 Команди логічних операцій
- •12.2.4 Команди зсувів
- •12.2.5 Команди безумовних переходів
- •12.2.6 Команди умовних переходів
- •12.2.7 Команди організації програмних циклів
- •12.2.8 Команди звернення до підпрограм
- •12.3 Побудова програм з різною структурою мовою Асемблер
- •12.3.1 Лінійні програми
- •12.3.2 Розгалужені та циклічні програми. Підпрограми
- •12.4 Створення програмного забезпечення мпс на мп фірми Motorola
- •Список рекомендованої літератури
- •4 Модуль
- •13 Мікропроцесорні системи на мікроконтролерах фірми motorola та їхнє програмування
- •13.1 Типові мікроконтролери фірми Motorola
- •Сімейство 68нс16/916
- •13.2 Система команд мікроконтролерів фірми Motorola
- •13.3 Налаштовування вбудованих засобів мікроконтролерів
- •14 Risc-процесори фірми motorola
- •14.1 Risc-процесори PowerPc
- •14.2 Risc-процесори ColdFire
- •14.3 Система команд risc-мікропроцесорів сімейства PowerPc
- •15 Архітектура та принципи побудови процесорів цифрового оброблення сигналів
- •15.1 Основні напрямки цифрового оброблення сигналів (цос)
- •15.2 Узагальнена архітектура процесорів сімейства dsp563xx
- •15.3 Організація циклічного буфера в dsp
- •15.4 Програмна реалізація цифрового фільтра сіх
- •16 Мпс на мікроконтролерах, мікропроцесорах та dsp
- •Список рекомендованої літератури
15 Архітектура та принципи побудови процесорів цифрового оброблення сигналів
Вхідний контроль:
З якою метою використовується цифрове оброблення сигналів у телекомунікаціях?
Який математичний апарат покладено у підгрунтя цифрового оброблення сигналів?
Які цифрові пристрої виконують цифрове оброблення сигналів?
Які особливості має гарвардська архітектура побудови МП?
Як подаються дані в обчислювальних системах на мікропроцесорах?
15.1 Основні напрямки цифрового оброблення сигналів (цос)
До основних напрямків ЦОС належать цифрова фільтрація та спектральний аналіз. Цифрова фільтрація зреалізовується засобами пропускання цифрового сигналу через цифрові фільтри зі скінченною та нескінченною імпульсними характеристиками – CIX та HIX фільтри. Обидва типи фільтрів є лінійні системи з постійними параметрами, у яких вхідна хn та вихідна yn послідовності сигналів пов’язані відношеннями типу згортки. Відгук системи на поодинокий імпульс (імпульсна характеристика) позначимо через hk, тоді залежність поміж відліками вихідного yn та вхідного хn сигналів можна описати виразом
, n = 0, 1, 2, ..., (15.1)
де хn, yn – відліки вхідного та вихідного сигналів; хn-k – вхідний відлік, затриманий на k інтервалів дискретизації.
У СІХ-фільтрі відлік вихідного сигналу визначається лише значеннями вхідного сигналу, а у НІХ-фільтрі – значеннями вхідного та вихідного сигналів. Вираз, який описує НІХ-фільтр, має вигляд
, (15.2)
де N, M є цілі константи; аk, bk – постійні коефіцієнти, які описують конкретний фільтр; хn, yn – відліки вхідного та вихідного сигналів.
СІХ-фільтр описується виразом
(15.3)
або
. (15.4)
Ефективна система цифрової фільтрації потребує ефективної реалізації дискретної згортки, яку можна розкласти на операції множення, накопичуючого підсумовування та операції затримки.
В області спектрального аналізу використовується пряме та обернене дискретне перетворення Фур’є (ДПФ), швидке перетворення Фур’є (ШПФ) тощо. Спектральний аналіз базується на відомих методах подання заданої функції за допомогою інших, які називаються базовими і властивості яких є відомі. Періодичну вхідну послідовність можна розкласти у ряд Фур’є:
, (15.5)
де – амплітуда гармоніки, – комплексна змінна, – частота спектральної складової (гармоніки).
Ряд Фур’є можна записати також виразами
або . (15.6)
Вираз (15.6) є обернене перетворення, яке описує Фур’є-образ функції.
Для обчислення коефіцієнтів ряду Фур’є використовується ДПФ:
, де . (15.7)
Аналіз цього виразу призводить до висновку, що основними операціями при його обчислюванні є операції комплексного множення та підсумовування.
Обчислення коефіцієнта можна здійснити:
– використовуючи підпрограми або таблиці синуса та косинуса;
– у прямий табличний спосіб (вибиранням готових значень з таблиці);
– за допомогою рекурентної формули
при ;
– у таблично-алгоритмічний спосіб.
Трудомісткість прямого обчислення виразу (15.7) є велика і зростає зі зростанням N. Оцінити міру складності алгоритмів ШПФ, а також їхні особливості можна через аналіз обчислювальної системи.
Використовування алгоритму ШПФ з проріджуванням за частотою потребує переставлення елементів вихідної послідовності. Операція “метелик”, яка визначає двоточкове дискретне перетворення ДПФ, потребує обчислення виразів
;
,
де А, В – вхідні значення; – коефіцієнт.
Задля віднаходження вихідної послідовності у правильному порядку слід переставити вхідну послідовність в такий спосіб, що двійкові номери вихідної послідовності здобуваються додаванням 1 до старшого розряду з поширення перенесення у бік молодших розрядів (праворуч). Така операція адресування називається біт-реверсивною.
Задля здобуття амплітуд та фаз складових спектра (гармонік) треба виконати обчислення
, ,
де – дійсна та уявна частини комплексних коефіцієнтів.
Зазвичай додатково буває потрібне обчислення функцій та .
Потрібні для цифрового оброблення сигналів операції підтримуються апаратно у процесорах цифрового оброблення сигналів. Узагальнену архітектуру процесорів DSP подано на рис. 15.1.
Контрольні запитання:
Які алгоритми цифрової обробки сигналів у часовій області Вам відомі?
Які алгоритми цифрової обробки сигналів у спектральній області Вам відомі?
Від яких чинників залежить трудомісткість алгоритмів перетворення Фур’є?
Контрольні запитання підвищеної складності:
При виконуванні ШПФ відліки біт-інверсної послідовності розташовуються у порядку слідування двійково-інверсних номерів вхідних відліків:
Вхідна послідовність |
Біт-інверсна послідовність |
||
відлік |
двійковий номер |
двійковий номер |
відлік |
х0 |
000 |
000 |
х0 |
х1 |
001 |
100 |
х4 |
х2 |
010 |
– |
х2 |
х3 |
– |
110 |
х3 |
х4 |
– |
001 |
х1 |
х5 |
101 |
101 |
х5 |
х6 |
110 |
– |
х3 |
х7 |
111 |
111 |
х7 |
Заповніть у наведеній таблиці пропущені значення.
Як називається процес проріджування цифрового сигналу за часом?
Рисунок 15.1 – Узагальнена архітектура DSP