- •3 Модуль
- •11 Мікропроцесорні системи на універсальних мп фірми motorola
- •11.2 Побудова мпс на 16-розрядних мікропроцесорах фірми Motorola
- •11.2.1 Підсистема центрального процесорного елемента mc68000
- •11.2.2 Розподіл адресного простору мпс
- •11.2.3 Організація підсистеми пам’яті
- •11.2.4 Організація підсистем введення-виведення
- •11.4 Побудова мпс на 32-розрядних мікропроцесорах фірми Motorola
- •11.4.1 Підсистема центрального процесорного елемента
- •11.4.2 Розподіл адресного простору мпс
- •11.4.3 Організація підсистеми пам’яті мпс
- •11.4.4 Організація підсистеми введення-виведення
- •11.4.5 Підключення співпроцесора
- •12 Програмування універсальних мп
- •12.1 Мова Асемблер програмування мп фірми Motorola
- •Непряме регістрове адресування з постіндексуванням
- •Непряме регістрове адресування з преіндексуванням
- •Непряме відносне адресування з індексуванням
- •12.2 Система команд мп мс680х0 (Для самостійного вивчення)
- •12.2.1 Команди пересилань
- •12.2.2 Команди арифметичних операцій
- •12.2.3 Команди логічних операцій
- •12.2.4 Команди зсувів
- •12.2.5 Команди безумовних переходів
- •12.2.6 Команди умовних переходів
- •12.2.7 Команди організації програмних циклів
- •12.2.8 Команди звернення до підпрограм
- •12.3 Побудова програм з різною структурою мовою Асемблер
- •12.3.1 Лінійні програми
- •12.3.2 Розгалужені та циклічні програми. Підпрограми
- •12.4 Створення програмного забезпечення мпс на мп фірми Motorola
- •Список рекомендованої літератури
- •4 Модуль
- •13 Мікропроцесорні системи на мікроконтролерах фірми motorola та їхнє програмування
- •13.1 Типові мікроконтролери фірми Motorola
- •Сімейство 68нс16/916
- •13.2 Система команд мікроконтролерів фірми Motorola
- •13.3 Налаштовування вбудованих засобів мікроконтролерів
- •14 Risc-процесори фірми motorola
- •14.1 Risc-процесори PowerPc
- •14.2 Risc-процесори ColdFire
- •14.3 Система команд risc-мікропроцесорів сімейства PowerPc
- •15 Архітектура та принципи побудови процесорів цифрового оброблення сигналів
- •15.1 Основні напрямки цифрового оброблення сигналів (цос)
- •15.2 Узагальнена архітектура процесорів сімейства dsp563xx
- •15.3 Організація циклічного буфера в dsp
- •15.4 Програмна реалізація цифрового фільтра сіх
- •16 Мпс на мікроконтролерах, мікропроцесорах та dsp
- •Список рекомендованої літератури
11.4.2 Розподіл адресного простору мпс
Вхідний контроль:
З якою метою адресний простір розподіляється поміж підсистемами МПС різних типів?
Чи можуть займати адресний простір периферійні пристрої?
Чи займає адресний простір центральний процесор?
Чи займає адресний простір співпроцесор?
За основу підходу до розділу адресного простору, який формує МП МС68ЕС020, було взятo мапу пам’яті контролера FLIGHT-68EC020EVM. Розподіл адресного простору МПС подано на рис. 11.23.
Адресний простір розподіляється поміж ПЗУ – адреси $000000...$3FFFFF, ОЗП – адреси $400000...$7FFFFF, паралельними периферійними інтерфейсами-таймерами РІ/Т – адреси $800000...$9FFFFF, та асинхронними послідовними адаптерами DUART – адреси А00000...FFFFFF.
Розподіл адресного простору між типами пристроїв можна зреалізовувати на програмованій логічний матриці – ПЛМ, наприклад 16L8D (PAL2) фірми Motorola (рис. 11.24).
-
Зарезервовано
для розвитку
$FFFFFF
$C00000
DUART
$BFFFFF
$A00000
PI/T
$9FFFFF
$800000
RAM
$7FFFFF
$400000
ROM
$3FFFFF
$000000
Рисунок 11.23 – Розподіл адресного простору МПС
Рисунок 11.24 – Схема формування сигналів розподілу
адресного простору
Вихідні логічні функції – це сигнали ROMS# – дозвіл на роботу декодерів адреси BIC постійної пам’яті, RAMS# – дозвіл на роботу декодерів адреси BIС оперативної пам’яті, CS230# – дозвіл на роботу декодерів адреси BIC PI/T, CS681# – дозвіл на роботу декодерів адреси ВІС DUART. Отже, розподіл адресного простору зреалізовується за допомогою ієрархічної структури: ПЛМ розподіляє адресний простір на підпростори для пристроїв різних типів, а всередині кожного підпростору адреси розподіляються поміж окремими ВІС одного призначення за допомогою декодерів адреси.
Перед тим, як застосовувати декодер адресного простору PAL2, треба за допомогою логічної схеми сформувати сигнал . На рис. 11.25 подано схему формування сигналу FC# – циклу центрального процесора в інверсній формі.
Рисунок 11.25 – Формування сигналу FC#
Вихідні сигнали PAL2 може бути описано в аналітичний формі як функції вхідних сигналів:
З цих виразів видно, що сигнал ROMS# матиме низький рівень, коли розряди адреси А23, А22, А21 дорівнюватимуть 0, тобто розпочинаючи з адреси $000000.
Сигнал RAMS# дорівнюватиме 0, коли адресні розряди А23, А22, А21 матимуть відповідно значення 010, тобто розпочинаючи з адреси $400000.
Сигнал СS230# дорівнюватиме 0, коли адресні розряди А23, А22, А21 матимуть відповідно значення 100, тобто розпочинаючи з адреси $800000.
Сигнал CS681# дорівнюватиме 0, коли адресні розряди А23, А22, А21 матимуть відповідно значення 101, тобто розпочинаючи з адреси $A00000.
Нульові значення сигналів ROMS#, RAMS#, CS230#, CS681# і слугують розподілу адресного простору.
Формування сигналу читання/запису RWAS#, який подається на входи RAM, здійснюється на логічних елементах (рис. 11.26).
Рисунок 11.26 – Схема формування сигналу RWAS#
Контрольні запитання:
Який обсяг пам’яті у Мбайтах займає кожний підпростір пам’яті у мапі пам’яті FLIGHT-68EC020ЕVM?
Які початкові адреси мають адресні підпростори, призначені для адресування кожного типу пристроїв, які входять до підсистем МПС?
Чим визначаються значення початкових адрес адресних підпросторів?
З якою метою формується сигнал читання/запису RWAS#?
Як можна інакше сформувати сигнал RWAS#?
З якою метою формується сигнал FC#?
Контрольні запитання підвищеної складності:
Як програмуються ПЛМ у якості дешифратора адреси?
Проілюструйте, як можна на ПЛМ 16L8D сформувати сигнал дозволу роботи співпроцесора?