ЛАБОРАТОРНАЯ РАБОТА № 4
Исследование мультиплексора и сумматора.
Целью работы является изучение принципов построения схем мультиплек-
сора и сумматора параллельного действия.
Общие сведения
Мультиплексор
Мультиплексором называют устройство, позволяющее подключаться к выходам различных устройств и передавать с них данные в нужные места. Например, если нужно сложить числа, имеющиеся на выходах двух регистров, то следует обеспечить подключение выходов этих регистров ко входам сумматора для выполнения данной операции. В другой раз на входы сумматора нужно подавать информацию со счетчиков.
Простейшим примером мультиплексора является одноканальный мультиплексор на два входа, условное изображение которого представлено на рис. 1.4.
Рис. 1.4
Данный мультиплексор имеет один адресный вход А и два информационных входа Х1, Х2.
При А = 0 Y = Х1
При A = 1 Y = X2
Таким образом мультиплексор передает сигналы Х1 или Х2 на выход Y в зависимости от кода адреса А. Это пример двухканального мультиплексора
(2 х 1).
Работу этого мультиплексора можно описать таблицей истинности(Таблица 1 )
По таблице истинности можно составить логическое выражение мульти-
плексора.
Y = A X1 X2 + A X1 X2 + A X1 X2 + A X1 X2 = A X1 (X2 + X2) +
+ A X2 (X1 + X1) =A X1 + A X2
Таблица 1
-
А
Х1
Х2
У
0
0
0
0
0
0
1
0
0
1
0
1
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
0
1
1
1
1
По полученному логическому выражению можно построить схему мультиплексора (Рис. 2.4).
Рис
2.4
Сумматор
Сумматором называется узел цифрового вычислительного устрой-
ства, выполняющий суммирование кодов чисел.
При сложении двух многоразрядных чисел независимо от сис-
темы счисления в каждом разряде производится сложение трех
цифр: цифры рассматриваемого разряда первого слагаемого, цифры
рассматриваемого разряда второго слагаемого и цифры переноса из
соседнего с рассматриваемым младшего разряда. При сложении каж-
дого разряда многоразрядных чисел получается значение суммы для
рассматриваемого разряда и единица переноса в следующий, старший
по отношению к рассматриваемому разряд, если она возникает.
Из сказанного выше следует, что многоразрядный сумматор должен
состоять из соединенных определенным образом одноразрядных сум-
маторов.
Одноразрядный двоичный сумматор представляет собой логичес-
кую схему, имеющую три входа и два выхода. На входы поступают
цифры рассматриваемого разряда двух слагаемых аi и bi и единица
переноса из соседнего младшего разряда Рi-1, а на выходах получаются
цифра суммы Si и цифра переноса в следующий разряд Рi. Логика рабо-
ты одноразрядного двоичного сумматора поясняется табл. 2.
Таблица 2
-
Ai
Bi
Pi-1
Si
Pi
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
0
0
1
0
0
1
1
0
0
1
1
0
1
1
0
1
0
1
1
1
1
1
1
Одноразрядный двоичный сумматор может быть построен на
основе двух полусумматоров HA (схем сложения по модулю 2).
Полусумматор реализует сложение двух двоичных цифр без учета
переноса из соседнего младшего разряда. Схемы полусумматора и
полного сумматора представлены на рис 3.4 и 4.4
Р
ис.3.4
Рис.4.4
Особенность данных сумматоров в том, что выходные сигналы
каждой схемы определяются в любой момент комбинацией входных
сигналов, поданных одновременно на ее входы. Снятие сигналов при-
водит к исчезновению выходных сигналов. Такие сумматоры называют
комбинационными сумматорами. Результат сложения в комбинацион-
ных сумматорах обычно запоминается в отдельных триггерных регистрах.
На основе одноразрядных строят многоразрядные сумматоры.
Наибольшее распространение получили сумматоры параллельного
действия. В параллельном сумматоре все разряды чисел обоих слагаемых
одновременно подаются на входы одноразрядных сумматоров, в ко-
торых образуются разрядные суммы и переносы.
В работе исследуется параллельный трехразрядный сумматор с
последовательным переносом (рис. 5.4).
Рис.
5.4