3.Побудова цифрових послідовних автоматів періодичної дії.
Децентралізовані керуючі логічні пристрої (КЛП) представляють собою сукупність засобів, призначених для автоматичного, напівавтоматичного і дистанційного керування виконавчими механізмами технологічних агрегатів, а також для візуального контролю за веденням виробничого процесу.
У дистанційному режимі послідовність виконуваних команд задається оператором.
Напівавтоматичний режим роботи передбачає формування алгоритму керування в результаті сполучення команд, сформованих оператором в КПП.
При автоматичному режимі роботи заданий алгоритм реалізується цілком КПП без участі оператора.
Побудова цифрових послідовних автоматів періодичної дії.
Процедура синтезу цифрового автомату періодичної дії будемо розглядати на схемі, яку необхідно реалізувати, і яка формує послідовність керуючих сигналів відповідно до тимчасової діаграми, яка приведена на рис. 7
Рис.7 часова діаграма роботи КА
Структурна
схема комбінаційного автомата зображена
на рис. 4. За допомогою імпульсу,
комбінаційний автомат (КА) встановлюється
в початковий стан, а на його виходах
Yi,...,Y5
формується
послідовність керуючих сигналів.
Модель наводження КА можна описати рівнянням вигляду:
(3.1)
(3.2),
де xi - вхідний сигнал на і-му такті;
-
узагальнений вихідний сигнал на і-му
такті;
zi - стан КА, у який він переходить із стану zi-1 при надходженні хі.
Рис. 8 Структурна схема КА
Узагальнена структура КА наведена на рис. 5. Алгоритм роботи формувача описується рівнянням (3.2). Аналіз рівнянь (3.2) і (3.1) показує, що формувач 2 є комбінаційною схемою, а формувач 1 - синхронним лічильником імпульсів із основою К=14.
Рис. 9 Узагальнена структура КА.
Синтез синхронного лічильника з основою «К» містив у собі такі етапи:
- визначення числа тригерів для його реалізації;
- упорядкування розгорнутої таблиці переходів лічильника для JK тригера;
- визначення функцій збудження тригерів і їхньої мінімізації;
- розробка схеми установки початкового стану тригерної системи і схем керування переходами для обраного базису логічних елементів.
Число тригерів n для реалізації синхронного лічильника з основою К визначили з такого відношення:
2n-1<К<2n,тобто,
при К=14, n=4.
Пер. |
D |
0→0 |
0 |
0→1 |
1 |
1→0 |
0 |
1→1 |
1 |
Табл. 4 Таблиця переходів D- тригера
Перехід тригера кожного розряду синхронного лічильника в новий стан здійснюється з приходом синхроімпульсу.
Далі побудували лічильник на базі синхронних D-тригерів. Кожен з них має таку таблицю переходів (табл. 4)
Для синтезу функцій збудження (Di) D-тригерів, що працюють спільно, склали наступну розгорнуту таблицю переходів (табл. 5). Значення Di визначили за таблицею переходів D-тригера, виходячи з можливостей забезпечення необхідного переходу відповідного розряду лічильника.
|
Попередній стан |
Послідуючий стан |
Сигнали збудження |
|||||||||||
|
Q3 |
Q2 |
Q1 |
Q0 |
Q3 |
Q2 |
Q1 |
Q0 |
D3 |
D2 |
D1 |
D0 |
||
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
||
2 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
||
3 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
||
4 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
||
5 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
||
6 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
||
7 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
||
8 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
||
9 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
||
10 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
||
11 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
||
12 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
||
13 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
||
14 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
||
15 |
1 |
1 |
1 |
0 |
* |
* |
* |
* |
* |
* |
* |
* |
||
16 |
1 |
1 |
1 |
1 |
* |
* |
* |
* |
* |
* |
* |
* |
||
Табл.5 Розгорнута таблиця переходів
У табл. 4 «*» - будь-яке значення сигналу (0 або 1). Знак «*» означає, що для забезпечення необхідного переходу, на відповідний вхід D тригера можна подати або нульовий сигнал, або «1». Можливість вибору «О» або «1» забезпечує спроектована спрощена схема керування.
Проведемо
синтез схем формування сигналів
Q3 |
Q2 |
Q1 |
Q0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
|
|
|
|
D1) |
|
Q1Q0 |
|||
|
|
00 |
01 |
11 |
10 |
Q3Q2 |
00 |
1 |
0 |
0 |
1 |
01 |
1 |
0 |
0 |
1 |
|
11 |
1 |
0 |
* |
* |
|
10 |
1 |
0 |
0 |
1 |
|
D2)
Q3 |
Q2 |
Q1 |
Q0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
|
|
Q1 |
|
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
|
|
|
Q0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
|
|
|
Q0 |
|
|
Q1Q0 |
|||
|
|
00 |
01 |
11 |
10 |
Q3Q2 |
00 |
0 |
1 |
0 |
1 |
01 |
0 |
1 |
0 |
1 |
|
11 |
0 |
0 |
* |
* |
|
10 |
0 |
1 |
0 |
1 |
|
D3)
Q3 |
Q2 |
Q1 |
Q0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
|
Q2 |
|
|
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
|
Q2 |
|
|
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
|
|
Q1 |
Q0 |
|
|
Q1Q0 |
|||
|
|
00 |
01 |
11 |
10 |
Q3Q2 |
00 |
0 |
0 |
1 |
0 |
01 |
1 |
1 |
0 |
1 |
|
11 |
1 |
0 |
* |
* |
|
10 |
0 |
0 |
1 |
0 |
|
D4)
Q3 |
Q2 |
Q1 |
Q0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
Q3 |
|
|
|
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
Q2 |
Q1 |
Q0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
Q3 |
Q2 |
|
|
|
|
Q1Q0 |
|||
|
|
00 |
01 |
11 |
10 |
Q3Q2 |
00 |
0 |
0 |
0 |
0 |
01 |
0 |
0 |
1 |
0 |
|
11 |
1 |
0 |
* |
* |
|
10 |
1 |
1 |
1 |
1 |
|
Використовуючи правила де Моргана та основні закони алгебри логіки приведемо отримані рівняння до вигляду, що відповідають базису «И-Не». Отримаємо:
Складемо
таблицю істинності для формувача 2,
виходячи з аналізу відповідності на
кожному такті вихідних сигналів у1,...,
у5
вхідним сигналам
Q3 ,…,Q0 та синхроімпульсам СИ (рис. 10, табл. 6).
СИ |
Q3 |
Q2 |
Q1 |
Q0 |
Y1 |
Y2 |
Y3 |
Y4 |
Y5 |
СИ |
Q3 |
Q2 |
Q1 |
Q0 |
Y1 |
Y2 |
Y3 |
Y4 |
Y5 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
* |
* |
* |
* |
* |
1 |
1 |
1 |
1 |
0 |
* |
* |
* |
* |
* |
0 |
1 |
1 |
1 |
1 |
* |
* |
* |
* |
* |
1 |
1 |
1 |
1 |
1 |
* |
* |
* |
* |
* |
Табл. 6
Рис. 10 Часова діаграма роботи формувача 2
Зробимо
мінімізацію отриманої таблиці для
кожного із виходів.
Представимо
у вигляді такого розкладання:
,
де fi1(zi) і fi2(zi) - логічні функції, що залежать від змінних Q3, Q2, Q1, Q0.
Мінімізацію fi1(zi) і fi2(zi) виконуємо за допомогою карт Карно для 4-х змінних:
|
|
|
Q1Q0 |
|
|
|
Y11 |
00 |
01 |
11 |
10 |
|
00 |
0 |
0 |
0 |
0 |
Q3Q2 |
01 |
1 |
0 |
1 |
0 |
|
11 |
0 |
0 |
* |
* |
|
10 |
1 |
0 |
0 |
1 |
Q3 |
Q2 |
Q1 |
Q0 |
0 |
1 |
0 |
0 |
|
Q2 |
|
|
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
Q2 |
Q1 |
Q0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
Q3 |
|
|
Q0 |
|
|
|
Q1Q0 |
|
|
|
Y12 |
00 |
01 |
11 |
10 |
|
00 |
1 |
0 |
0 |
1 |
Q3Q2 |
01 |
0 |
0 |
1 |
0 |
|
11 |
1 |
0 |
* |
* |
|
10 |
0 |
1 |
0 |
1 |
Q3 |
Q2 |
Q1 |
Q0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
|
|
|
|
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
Q3 |
Q2 |
|
|
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
Q3 |
|
Q1 |
|
|
|
|
Q1Q0 |
|
|
|
Y11 |
00 |
01 |
11 |
10 |
|
00 |
1 |
0 |
0 |
0 |
Q3Q2 |
01 |
0 |
0 |
0 |
0 |
|
11 |
0 |
0 |
* |
* |
|
10 |
0 |
1 |
0 |
0 |
Q3 |
Q2 |
Q1 |
Q0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
|
|
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
|
Q2 |
|
|
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
|
Q2 |
Q1 |
|
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
Q3 |
|
Q1 |
|
0 |
0 |
1 |
1 |
|
|
|
Q1Q0 |
|
|
|
Y11 |
00 |
01 |
11 |
10 |
|
00 |
1 |
0 |
1 |
1 |
Q3Q2 |
01 |
1 |
0 |
0 |
1 |
|
11 |
1 |
0 |
* |
* |
|
10 |
0 |
0 |
0 |
1 |
|
|
|
Q1Q0 |
|
|
|
Y11 |
00 |
01 |
11 |
10 |
|
00 |
0 |
1 |
0 |
0 |
Q3Q2 |
01 |
0 |
0 |
0 |
0 |
|
11 |
0 |
0 |
* |
* |
|
10 |
0 |
1 |
0 |
0 |
Q3 |
Q2 |
Q1 |
Q0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
Q3 |
|
Q1 |
|
0 |
1 |
0 |
0 |
|
Q2 |
|
|
|
|
|
Q1Q0 |
|
|
|
Y11 |
00 |
01 |
11 |
10 |
|
00 |
0 |
0 |
0 |
0 |
Q3Q2 |
01 |
1 |
0 |
0 |
0 |
|
11 |
0 |
0 |
* |
* |
|
10 |
0 |
0 |
0 |
1 |
Y32)
Q3 |
Q2 |
Q1 |
Q0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
Q3 |
Q2 |
|
|
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
|
Q2 |
Q1 |
|
|
|
|
Q1Q0 |
|
|
|
Y11 |
00 |
01 |
11 |
10 |
|
00 |
0 |
0 |
0 |
0 |
Q3Q2 |
01 |
0 |
0 |
0 |
1 |
|
11 |
1 |
0 |
* |
* |
|
10 |
0 |
0 |
0 |
0 |
Y41)
Q3 |
Q2 |
Q1 |
Q0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
|
Q2 |
|
|
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
Q3 |
|
Q1 |
|
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
|
|
Q1 |
|
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
|
|
Q1 |
|
|
|
|
Q1Q0 |
|
|
|
Y11 |
00 |
01 |
11 |
10 |
|
00 |
0 |
0 |
0 |
1 |
Q3Q2 |
01 |
1 |
1 |
0 |
1 |
|
11 |
0 |
0 |
* |
* |
|
10 |
0 |
1 |
0 |
0
|
Q3 |
Q2 |
Q1 |
Q0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
Q2 |
Q1 |
Q0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
Q3 |
|
|
Q0 |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
Q1Q0 |
|
|
|
Y11 |
00 |
01 |
11 |
10 |
|
00 |
1 |
0 |
0 |
0 |
Q3Q2 |
01 |
0 |
0 |
1 |
0 |
|
11 |
0 |
0 |
* |
* |
|
10 |
0 |
1 |
1 |
0 |
Q3 |
Q2 |
Q1 |
Q0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
|
|
|
|
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
Q3 |
|
|
|
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
|
|
Q1 |
|
|
|
|
Q1Q0 |
|
|
|
Y11 |
00 |
01 |
11 |
10 |
|
00 |
1 |
0 |
0 |
1 |
Q3Q2 |
01 |
0 |
0 |
0 |
1 |
|
11 |
1 |
0 |
* |
* |
|
10 |
1 |
0 |
1 |
1 |
Список
літератури
1. Потёмкин И.С. «Функциональные узлы цифровой автоматики» -
М. Энергоатомиздат 1988. – 320с.
2. Методичні вказівки до розрахунково-графічної роботи з дисципліни «Аналогова та цифрова електроніка» для студентів фахів 7.091001, 7.091003/ укл. Ю.Д. Іванов – Одеса: ОНПУ, 2002.- 30с.
3. Якубовский С.В. «Аналоговые и цифровые интегральные микросхемы» - Радиосвязь 1985. – 432.
Висновок
Під час виконання даної курсової роботи були засвоєні основні закони алгебри логіки, основи комбінаторики та отримані навички проектування послідовних автоматів періодичної дії на основі D-тригерів.
Побудова усіх схем проводилася у середовищі Компас. Даний програмний продукт містить усі необхідні для побудови логічних схем елементи, має зручний інтерфейс та дозволяє редагувати вже існуючі елементи у бібліотеці, значно спрощуючи цим роботу.
Зміст.
Вступ ...............................................................................................................3