КОСТРОМСКОЙ ГОСУДАРСТВЕННЫЙ ТЕХНОЛОГИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра автоматики и микропроцессорной техники Лабораторная работа мст 3
ИССЛЕДОВАНИЕ РАБОТЫ РЕГИСТРОВ И СЧЁТЧИКОВ
Кострома 1994
ЦЕЛЬ РАБОТЫ: изучить назначение, структуру, принцип действия и функционирование регистров и счетчиков.
ТЕОРЕТИЧЕСКАЯ ЧАСТЬ.
РЕГИСТРЫ - это устройства для хранения и преобразования многоразрядных двоичных чисел. Одиночный триггер может запоминать один разряд двоичной информации (бит). Соединяя соответствующим образом набор набор триггеров (по количеству разрядов двоичного числа), получаем регистр.
Основные операции, которые выполняет регистр:
запись (ввод) информации в регистр;
хранение информации;
возможное преобразование информации (в сдвиговых регистрах);
чтение (вывод) информации.
Регистры делятся на две основные группы:
регистры накопительные (памяти, хранения);
регистры сдвига.
РЕГИСТРЫ ПАМЯТИ - простейший вид регистров. Их назначение - хранение в течение короткого отрезка времени небольшого объёма информации. Такой регистр представляет собой набор синхронных триггеров, каждый из которых хранит один разряд двоичного числа.
Ввод (запись) и вывод (считывание) информации производится одновременно во всех разрядах параллельным кодом. Ввод обеспечивается командным импульсом. С приходом очередного импульса "запись" происходит обновление информации в регистре.Сигналы на выходах триггеров представляют выходную информацию регистра. Считывание может производиться в прямом и обратном (с инверсных выходов) кодах. В качестве элементов регистра могут быть использованы многие типы синхронных триггеров (обычно D).
На рис.1 представлена схема 4-х разрядного регистра с параллельным вводом и выводом информации.
При подаче синхросигнала С (команда "WR") информация со входов Di передаётся на выходы Qi. После снятия сигнала С регистр переходит в режим хранения принятой информации и выдачи её на выходы.
Наращивание разрядности регистров памяти достигается добавлением нужного числа триггеров.
Для отключения регистра от выходных шин, схема может добавляться элементами с Z-состояниями (третье состояние ЛЭ, когда он имеет высокое сопротивление и не влияет на логические уровни выходной шины).
РЕГИСТРЫ СДВИГА. В этих регистрах триггеры разрядов связаны между собой, что позволяет помимо операции хранения информации производить операции преобразования информации, арифметические и логические операции. В названии отражается характерная для этих устройств операция сдвига, которая состоит в том, что с приходом каждого тактового импульса происходит перезапись содержимого триггера каждого разряда в соседний разряд без изменения порядка следования нулей и единиц. Перемещение всех цифр кода в направлении от старших разрядов к младшим называется сдвигом вправо, а от младших к старшим - сдвигом влево. Сдвиг кода влево на один разряд соответствует умножению по основанию двоичной системы счисления Р=2, а сдвиг влево - делению. Это объясняется тем, что вес каждого разряда в позиционной системе счисления определяется его местом в записи числа.
Регистры однонаправленного сдвига (только влево или только вправо) получаются соответствующим соединением выходов и входов триггеров регистра: в регистре, осуществляющем сдвиг вправо, выход триггера старшего разряда соединяют со входом триггера млад шего разряда; в регистре, осуществляющем сдвиг влево, наоборот, сигнал с выхода триггера младшего разряда подаётся на вход триггера старшего разряда. Характер связей триггеров обоих случаях поясняет рис.2 (а - сдвиг вправо, б - сдвиг влево).
Такое соединение триггеров определяет одно из главных назначений сдвигающих регистров - преобразование параллельного кода в последовательный. Для этого нужно записанный код сдвигать до тех
пор, пока он не будет полностью выдвинут из регистра. Выход крайнего разряда служит в данном случае выходной шиной последовательного кода. Аналогично может выполняться и обратное преобразование - код может быть введён в регистр последовательно разряд за разрядом, а считан в параллельной форме, т.е. одновременно с выходов всех разрядов.
Регистры, в которых сдвиг информации может быть осуществлён как вправо, так и влево, называют реверсивными. Для этого межразрядные связи, т.е. соединения отдельных триггеров, выполняются с помощью мультиплексоров, подключающих ко входу триггера выход триггера либо старшего, либо младшего разрядов. Схема отдельного i-го разряда такого регистра приведена на рис.3.
D-вход i-го триггера связан с выходами соседних разрядов Q(i+1) и Q(i-1) с помощью логического элемента 2И-ИЛИ, выполняющего роль мультиплексора. Помимо сигналов Q(i+1) и Q(i-1) на его входы подаётся сигнал V, управляющий направлением сдвига. При V=1 на вход D поступает сигнал
V Q(i-1) + V Q(i+1) = 1 Q(i-1)+0 Q(i+1) = Q(i-1) ,
т.е. регистр осуществляет сдвиг влево. При V=0 имеет место сдвиг вправо.
УНИВЕРСАЛЬНЫЕ ИНТЕГРАЛЬНЫЕ СЧЁТЧИКИ-ДЕЛИТЕЛИ. Ниже рассматриваются четырёхразрядный реверсивный счётчик МС К155ИЕ7 аналогичную структуру имеет счётчик МС К155ИЕ6. Различия между ними только в модуле счёта: для К155ИЕ6 К=10, а для К155ИЕ7 К=16
МС К155ИЕ7 (см. рис. 4) имеет счётные входы “+1” ”-1”. Последовательность входных импульсов подаётся на один из этих входов в зависимости от того, в какаом направлении (прямом или обратном) требуется вести счёт. Входы D1, D2, D4, D8 предназначены для ввода в счётчик исходного числа, с которым суммируется счётные импульсы (в режиме сложения), либо из которого оно вычитаюся (в режиме вычитания). Ввод данных осуществляется подачей сигнала записи низкого уровня на вход С.
Вход R служит для установки нуля на всех выводах счётчика. При нормальной работе он должен быть зазаемлён.
Выводы Q1, Q2, Q4, Q8 – прямые выходу разрядов счётчика. Каждый разряд счётчика это JK-триггер с двухступенчатой структурой (MS-структура).
На выходах >n< формируются сигналы переполнения (переноса) низкого уровня при переходе счётчика из состояния 1111 в 0000 в режиме суммирования и при переходе от состояния 0000 к 1111 в режиме вычитания.
Сигналы переполнения можно использовать для циклической записи в счётчик информации со входов D1, D2, D4, D8. Для этого нужно соеденить вход С с выходом >или<. При этом модуль счёта будет определятся двоичным числом M на входах D1, D2, D4, D8. В частности, для суммирующего счётчика он будет равен 15 – М.