Командный цикл

Командный цикл – время, за которое выполняется команда.

Он состоит:

Фаза выборки: содержание РС передаётся в процессор.

IR – регистр инструкций. Служит для временного хранения кода команды (дешифрирование команды).

Дешифрация регистра инструкций.

РС увеличивается на единицу, что справедливо для простых команд. Более сложные

Более сложные команды производят выборку операнда из памяти: за кодом команды идёт код операнда. Обычно они увеличивают РС на 2.

Пример:

MOV A ; сначала идёт код команды, а потом число.

Для архитектуры RISC: каждая команда выполняется за 1 цикл, данные находятся внутри байта команд.

Структура типовой мпс

Системная шина состоит:

1. шина данных (Data Bus);

2. шина адреса (Address Bus);

3. шина управления (Control Bus).

Трёхшинная магистраль

Существует шина адреса:

Наклонная палочка на стрелочке означает: шина с количеством проводов m, n, l или n.

m – разрядность шины адреса, n – разрядность шины данных, 2^m – максимальное количество ячеек памяти.

Обычно m>l.

Шина управления – это все сигналы, которые не являются адресными или сигналами данных; необходима для нормального функционирования МПС.

Двухшинная магистраль

Совмещённая адресная шина

ALE подаётся на параллельный регистр.

Пример:

MOV 20Н, #20H ; по адресу 20 записываем число 20

С одним регистром

С помощью регистра преобразовываем двухшинную магистраль в трёхшинную.

При m>n – смешанная структура типовой МПС.

Смешанная магистраль

m-n – количество сигналов, которые образуют часть адреса.

Регистр хранит не весь адрес, а только его часть.

Шина управления

Цикл - физический обмен данными по адресу, выстроенному ЦП через шину данных.

За один цикл передаётся 1 байт (1 слово).

Несколько типовых циклов:

• чтение памяти (MEMR);

• запись памяти (MEMW);

• чтение устройств ввода и вывода (IOR);

• запись устройств ввода-вывода (IOW);

• чтение памяти программ (гарвардская архитектура, CMEMR).

Для гарвардской архитектуры характерно: чтение памяти, запись памяти, чтение памяти программ.

Все циклы имеют в шине управления соответствующие сигналы и называются также, как и циклы.

В МПС используются не все сигналы: система с совмещённым вводом-выводом обращается к памяти без сигналов IOR и IOW.

В неймановской архитектуре используются MEMR и MEMW (минимальный набор сигналов обращения к внешним устройствам).

t₂>t₁. Чтение происходит по переходу, обозначенному стрелочкой, в то время когда данные активны. Тоже самое происходит и при записи (обозначено пунктиром).

Для двухшинной и совмещённой магистралей есть сигнал ALE (сигнал фиксации).

Сигнал, который будет сообщать ЦП о том, что внешние устройство не готово к обмену данными XACK.

CLK – тактовая частота процессора. По спаду проверяется низкий ли XACK: если низкий, то процессор ждёт когда придут данные.

WAIT показывает что процессор занят.

Задержка XACK не происходит, когда устройства быстрые.