3.2. Архитектура оперативной памяти1

3.2.1. Блочная организация памяти

Несмотря на большие успехи в области разработки и производства сверхбольших интегральных микросхем, в настоящее время отсутствует возможность создания оперативной памяти, имеющей достаточную ёмкость, в виде одной микросхемы. Второй проблемой является обеспечение должной разрядности ячеек памяти, соответствующей разрядности слов вычислительной машины. Поэтому основная память строится на множестве микросхем.

Н а рис. 3.2 показана схема увеличения разрядности памяти. Интегральные микросхемы ИМС₀, ИМС₁, …, ИМС₇ имеют информационные выходы, соединённые параллельно и присоединённые к шине данных. Адресные входы А₀, А₁, …, А_m-1 также соединены параллельно и присоединены к шине адреса. Комбинация импульсов на шине адреса указывает на ячейки микросхем памяти ИМС₀, ИМС₁, …, ИМС₇. Многопроводная линия "Выбор микросхемы" определяет одну из указанных микросхем, с которой производится операция чтения или записи данных. По линии "Чтение/запись" передаётся сигнал "Чтение" (логическая единица) или запись (логический ноль).

Несколько микросхем, обеспечивающих нужную разрядность, называются модулем памяти. Модулем можно несколько модулей памяти назвать и единственную микросхему, имеющую нужную разрядность. Несколько модулей памяти называются банком памяти. Несколько банков памяти называется блоком памяти.

Рис. 3.2. Увеличение разрядности памяти

Для блочной памяти, состоящей из банков, имеющих ёмкость В, известно три основных схемы построения адресов (А), состоящих из пары чисел b (номер банка) и w (адрес ячейки памяти внутри банка)¹:

• блочная (номер банка памяти b определяет старшие разряды памяти);

• циклическая (b = A mod B – остаток от деления A/B, w = A – B•b – результат деления нацело А на В);

• блочно-циклическая (комбинация двух первых).

Структура основной памяти с блочным способом построения адресов показана на рис. 3.3. На рисунке показаны 4 банка памяти, содержащие по 128 слов. По двухпроводной линии поступает двухразрядный код номера банка памяти, а по многопроводной – адрес слова в банке. Таким образом, физический адрес (А) слова превращается в пару чисел (b, w). Дешифратор номера блока преобразует двухразрядный двоичный код номера банка в четырёхразрядный параллельный единичный код. В зависимости от команды в выбранную ячейку выбранного банка записываются данные или читаются из неё. Мультплексор/демультиплексор в зависимости от кода номера банка подключает информационные входы/выходы банков памяти к шине данных. Если происходит запись данных, то мультплексор/демультиплексор работает в режиме мультиплексора, а при чтении данных – в режиме демультиплексора.

На рис. 3.4 показана структурная схема блочной памяти с чередованием адресов по циклической схеме. От схемы рис. 3.3 эта схема отличается наличием регистров адресов и двунаправленных регистров данных, а также нумерацией слов в банках памяти. Расчёт параметров b и w для первых и последних слов в банках памяти приведена в табл. 4.1. Ёмкость банка равна 128 словам, следовательно, параметр B в вышеприведённых формулах равен 128, поэтому формулы для подсчёта параметров b и w примут вид:

b=A mod 128

w=A–128b

Таблица 3.1. Иллюстрация применения формул расчёта b и w (В=128)

№ слова	Адрес А	b	W	№ слова	Адрес А	b	w
0	00 00000002= 0	0	0	508	00 11111112=127	0	127
1	01 00000002=128	1	0	509	01 1111112=256	1	127
2	10 00000002=256	2	0	510	10 11111112=767	2	127
3	11 00000002=512	3	0	511	11 1111112=512	3	127

Рис. 3.3. Структура памяти с блочным способом построения адресов

Рис. 3.4. Структура блочной памяти с циклическим способом построения адресов

Блочно-циклический способ образования адресов показан на рис. 3.5. Структурная схема памяти похожа на рис. 3.4, но каждый банк состоит из двух модулей. В каждом блоке адреса слов чередуются циклически, номера банков задаются старшими разрядами адреса.

Рис. 3.5. Блочно-циклический способ образования адресов

Циклический и блочно-циклический способы образования адресов также называются расслоением памяти. Этот приём имитирует одновременный доступ к банкам памяти. Это невозможно в пределах одного такта работы памяти. Однако легко организуется для нескольких тактов со сдвигом на один такт. Если обращение к памяти требует слова из разных банков, то время доступа к оперативной памяти сокращается в N раз (где N – число банков памяти).

В вычислительных системах обращения к памяти в значительной мере независимы, поэтому классические схемы расслоения памяти подвергаются модификации посредством установки нескольких контроллеров доступа к памяти. На эффективность приёма существенно влияет частота обращения к памяти. Увеличение числа банков снижает вероятность одновременного обращения к одному и тому же банку памяти и, как следствие, увеличивает производительность оперативной памяти.