3.2.3. Синхронные и асинхронные запоминающие устройства
В микросхемах памяти требуется согласование во времени работы всех внутренних устройств микросхемы. Синхронным и микросхемами называются микросхемы, в которых работа всех устройств согласуется синхронизирующими импульсами. Асинхронные микросхемы начинают цикл чтения данных только при поступлении запроса от контроллера памяти. Если память не успевает выдать данные в очередном такте, то контроллер может их считать только в следующем такте, начинающемся с приходом очередного тактового импульса. В последнее время асинхронные микросхемы быстро вытесняются синхронными.
На рис. 3.6 показана организация микросхемы памяти. Основными её элементами являются матрицы из одноразрядных запоминающих элементов (ОЗЭ), организованные в строки и в столбцы. Двунаправленный регистр данных связывает информационные вывода микросхемы с шиной данных D0…Dn-1.
Систему управления матрицами образуют: блок синхронизации и управления, регистры адресов строк и столбцов, дешифраторы строк и столбцов и двунаправленные усилители считывания/записи.
Рис. 3.6. Структурная схема интегральной микросхемы оперативной памяти
П
риход
сигнала CS выбора микросхемы
порождает ярд сигналов управления и
синхронизации:
R
AS
и CAS – стробы (синхроимпульсы)
строки и столбца, разрешающие работу
регистров адресов строк и столбцов;W
E
– разрешение записи;O
E
– разрешение вывода данных.
Стробы строки и столбца разрешают работу регистров адресов строки и столбца, которые преобразуют адрес A0…Dm-1 в пару чисел, являющихся адресами строки и столбца. Дешифраторы адреса строк и столбцов преобразуют многоразрядные параллельные двоичные коды в многоразрядные параллельные единичные коды, импульсы которых выбирают строки и столбцы матриц запоминающих элементов. Усилители считывания/записи передают адрес столбца на матрицы запоминающих элементов, а также соединяют двунаправленный регистр данных с выбранными запоминающими элементами ОЗЭ.
К омбинация импульсов WE и OE зависит от пришедшего сигнала Оп, определяющего операцию над данными (чтение или запись). При записи данных регистр данных направляет данные с шины данных в ОЗЭ, при чтении данных – с ОЗЭ на шину данных.
Временная диаграмма классической процедуры работы с памятью показана на рис. 3.7. Цикл работы с памятью состоит из трёх тактов. В начале первого такта выставляется адрес строки, в начале второго – адрес столбца и в начале третьего – данные на шине данных компьютера при записи и на выходах усилителей считывания/записи микросхемы при чтении данных. Активными уровнями сигналов RAS и CAS являются низкие уровни. По заднему фронту первого из них читается в регистр адреса строк адрес строки, по заднему фронту второго – адрес столбца попадает в регистр адреса столбца. Установка высоких потенциалов этих сигналов является сигналом считывания или записи данных.
Рис. 3.7. Классическая процедура
О тдельные микросхемы, которые не используют единый адрес ячейки, содержащий в каждый момент времени номер строки и номер столбца. Такие микросхемы используют мультиплексированную шину адреса, на которой в момент спада сигнала RAS устанавливается номер строки, а в момент спада сигнала CAS – номер столбца.
В микросхемах динамической памяти осуществляется ещё и регенерация памяти, т.е. восстановление уровней сигналов внутри микросхемы до нормального уровня. Эта процедура сводится к циклическому перебору ячеек памяти с операциями чтения-записи происходящими внутри самой микросхемы без участия внешнего её окружения. Существует два варианта регенерации памяти: распределённый и пакетный. В первом варианте через равномерные промежутки времени происходит регенерация одного столбца запоминающих элементов. Во втором варианте циклы регенерации столбцов собраны в пачки, которые периодически повторяются.
Регенерация осуществляется тремя основными методами:
ROR – по одному сигналу RAS (является классическим методом);
CBR – по сигналу CAS, предваряющему сигнал RAS;
SR –автоматическая регенерация.
Существует несколько процедур (режимов) работы с памятью, ускоряющих доступ к данным:
последовательный;
регистровый;
быстрый постраничный;
пакетный;
конвейерный;
удвоенной скорости.
Последовательный режим является вариантом реализации классической процедуры и сводится к установке адреса данных и управляющих сигналов до прихода синхронизирующего импульса. В момент прихода синхронизирующего импульса начинается цикл работы с данными, в ходе которого сначала происходит чтение данных, а спустя некоторое время – вывод данных на шину данных.
Регистровый режим применяется достаточно редко. Для его реализации на выходе микросхемы устанавливается промежуточный выходной регистр (Latch). Считанные данные запоминаются в регистре и по спаду синхроимпульса передаются на шину данных компьютера.
Быстрый постраничный режим характерен однократной установкой адреса строки, и многократным повторением установки адреса столбца и данных.В пакетном режиме данные читаются или записываются много кратно при фиксированных адресах строки и столбца. В конвейерном режиме работа с данными происходит так же, как и в пакетном, но во время передачи данных из предшествующего цикла на шину данных происходит запрос на следующую операцию чтения. Таким образом, циклы работы с данными частично перекрываются.
Режим удвоенной скорости предусматривает использование переднего и заднего фронтов синхронизирующего импульса в отличие от предшествующих режимов, использующих только задний фронт синхронизирующего импульса.
Для микросхем памяти применяются следующие аббревиатуры:
SRAM – статическое асинхронное ОЗУ;
SSRAM – статическое синхронное ОЗУ;
DRAM – динамическое асинхронное ОЗУ;
SDRAM – динамическое синхронное ОЗУ.
Эволюция динамических ОЗУ [1] показана на рис. 3.8.
Рис. 3.8. Эволюция микросхем динамических ОЗУ
Классическими DRAM являются микросхемы DRAM последовательным режимом чтения. Следующим поколением стали микросхемы FPM с быстрым постраничным чтением, дальнейшее совершенствование постраничного чтения привело к появлению микросхем EDO с гиперстраничным чтением. Линия асинхронных микросхем динамической памяти завершилась микросхемами BEDO, в которых сочетались пакетный и конвейерный режимы [1].
Первыми микросхемами синхронной динамической памяти были микросхемы, реализующие технологии DDR и RDRAM. Технологии DDR реализуют способ удвоенной скорости чтения данных по переднему и заднему фронтам тактовых импульсов. Усовершенствование технологии привело к появлению микросхем DDR2, DDR3 и, в перспективе, к появлению DDR4. Микросхемы DDR имеют обозначения в формате DDRx-yyyy, где х – поколение микросхемы, yyyy – эффективная частота DDR, вдвое превышающая максимальную реальную частоту тактовых импульсов.
В состав микросхем использующих технологию DDR помимо ячеек памяти входит буфер ввода/вывода, который называется также буфером предвыборки. В каждом тактовом периоде в него передаются 2, 4 и 8 бит для микросхем DDR, DDR2 и DDR3 соответственно. Появление микросхем DDR4 запланировано фирмами на 2012 год. Количество бит, выбираемых из ОЗУ, в настоящее время вследствие технической сложности ограничено 64 битами при частоте 1600 – 2000 МГц.
Микросхемы RDRAM обеспечивают более высокую частоту, но ограничивают объём выборки данных до 16 битов, но при более высокой частоте. Несмотря на кажущуюся перспективность RDRAM, большинство фирм от таких микросхем в настоящее время отказались.
Дальнейшее повышение производительности микросхем памяти возможно за счёт увеличения числа каналов в контроллерах доступа к памяти, которые могут быть как составными частями микропроцессора, так и частью микросхем чипсета (комплекса микросхем на системной плате). В настоящее время микропроцессоры ВМ ориентированы на трёхканальную память на микросхемах DDR3. Запланирована поддержка четырёхканальной памяти.
Появление многопроцессорных систем потребовало обеспечить быстрый доступ к памяти одновременно для двух и более процессоров. Обычные микросхемы памяти имеют одну шину адреса и одну шину данных. Для статических запоминающих устройств, выполненных на триггерах, оказалось возможным ввести в запоминающий элемент систему управления, обеспечивающую подачу сигнала выборки бита и ввод-вывод бита по двум направлениям. Такие микросхемы получили название двухпортовых ОЗУ.
Следует отметить особенности микросхем памяти для видеоадаптеров. Часто при создании движущихся изображений достаточно не пересылать из процессора в видеоадаптер весь образ изображения, а перемещать в памяти видеоадаптера соответствующий набор битов с одного места на другое. На память видеоадаптера можно возложить также и операции изменение цвета точек изображения. Для видеоадаптеров применяются микросхемы VRAM и микросхемы GDDR2 – GDDR5, использующие технологию DDR. В микросхемах VRAM использована архитектура, обосабливающая операции по обмену данными между ядром микросхемы памяти и процессором от операций по выдаче сигналов формирования изображения. В микросхемах GDDR2 – GDDR5 снижены требования к потребляемой мощности и рассеиваемому теплу и уменьшены размеры буфера предвыборки на одну ступень. Поэтому GDDR4 реализует технологию DDR3, а GDDR5 – технологию DDR4.