- •Федеральное агентство по образованию
- •Пояснительная записка
- •Федеральное агентство по образованию
- •1 Литературный обзор
- •2 Разработка структурной схемы устройства функционального контроля восьмиразрядных микроконтроллеров
- •3 Разработка электрической схемы устройства функционального контроля восьмиразрядных микроконтроллеров
- •3.1 Разработка электрической схемы функционального контроля ис в сравнении с эталоном
- •3.2 Разработка электрической схемы, обеспечивающей прием данных из компьютера
- •3.2.1 Разработка электрической схемы для блока «ram 1»
- •3.2.2 Разработка электрической схемы для блока «ст 1»
- •3.2.3 Разработка электрической схемы для блока «ms 1»
- •3.2.4 Разработка электрической схемы для блоков «Буфер данных 1» и «Буфер данных 2»
- •3.2.5 Разработка электрической схемы для блока «Логика управления 1»
- •3.3 Разработка электрической схемы, обеспечивающей передачу данных в компьютер
- •3.3.1 Разработка электрических схем для блоков «ram 2», «ct 2», «ms 2», «Буфер данных 3» и «Буфер данных 4»
- •3.3.2 Разработка электрической схемы для блока «Логика управления 2»
- •4 Выбор и обоснование алгоритмов фт озу
- •4.1 Общие сведенья
- •4.1.1 Способы построения алгоритмических функциональных тестов озу
- •4.1.2 Описание неисправностей в двоичном дш адреса озу
- •4.1.3 Описание неисправностей и методы их устранения в матрице озу
- •4.2 Построение фт, проверяющего озу непосредственно после воздействия специальных факторов
- •4.3 Построение фт, проводящее полную проверку озу после всех спецвоздействий
- •5. Выбор и обоснование фт ппзу. Построение алгоритмов
- •5.1 Особенности функционального контроля зу с преимущественным считыванием информации
- •5.2 Построение фт, проверяющего ппзу непосредственно после воздействия специальных факторов
- •5.3 Построение фт, проводящее полную проверку ппзу
- •6 Выбор и обоснование фт набора команд. Построение алгоритмов
- •6.1 Общие сведенья
- •6.1.1 Общая характеристика
- •6.1.2 Типы команд
- •6.1.3 Типы операндов
- •6.1.4 Группы команд
- •6.1.5 Обозначения, используемые при описании команд.
- •6.2 Построение фт, проверяющего набор команд непосредственно после воздействия специальных факторов
- •6.3 Построение фт, проверяющего набор команд
- •7 Разработка печатной платы для схемы функционального контроля ис в сравнении с эталоном
- •7.1 Создание компонентов и ведение библиотек
- •7.2 Создание компонента кр1533тл2 с помощью программы работы с библиотеками p-cad Library Executive
- •7.3 Создание схемы электрической принципиальной с помощью программы p-cad Schematic
- •7.4 Разработка топологии печатных плат
- •7.5 Топология разработанной печатной платы
- •8 Организационно-экономическая часть
- •8.1 Предварительная оценка планируемой к выполнению проектно- конструкторской работы
- •8.2 Организация и планирование окр
- •8.2.1 Расчет трудоемкости окр
- •8.2.2 Распределение трудоемкости окр по исполнителям
- •8.2.3 Расчет договорной цены научно- технической продукции
- •8.3 Технико- экономический анализ конкурентоспособности новой конструкции рэа
- •8.3.1 Выбор и обоснование товара- конкурента
- •8.3.2 Анализ технической прогрессивности нового устройства контроля
- •8.3.3 Анализ изменений функциональных возможностей нового устройства контроля
- •8.3.4 Анализ соответствия новой конструкции рэа нормативам
- •8.3.5 Образование цен товара- конкурента и нового товара
- •8.3.6 Расчет годовых издержек потребителя в условиях эксплуатации
- •8.3.7 Расчет полезного эффекта
- •8.3.8 Расчет нижнего и верхнего пределов нового товара
- •8.3.9 Образование цены потребления и установление коммерческой конкурентоспособности
- •8.3.10 Обоснование конкурентоспособности новой конструкции рэа. Условия выхода на рынок
- •9 Безопасность жизнедеятельности и экологичность
- •9.1 Безопасность жизнедеятельности
- •9.1.1 Анализ вредных и опасных факторов труда в лаборатории нии
- •9.1.2 Обеспечение санитарно-гигиенических требований к помещениям нии и рабочим местам сотрудников
- •9.1.3 Характеристика шума и мероприятия по его снижению
- •9.1.4 Требования к освещению помещений и рабочих мест
- •9.1.5 Вредные факторы при работе с монитором
- •9.1.6 Противопожарная защита
- •9.1.7 Электробезопасность
- •9.1.8 Электормагнитные поля и их нормирование
- •9.1.9 Расчет вентиляции
- •9.2 Экологичность
- •9.3 Оценка устойчивости микроконтроллера к воздействию проникающей радиации
- •9.3.1 Влияние ионизирующего излучения на кристалл микроконтроллера
- •9.3.2 Расчет защитного экрана от нейтронного излучения
3.2.5 Разработка электрической схемы для блока «Логика управления 1»
Для правильной работы схемы приема и передачи данных необходимо учитывать особенности устройства LPTпорта. Формирование логической «1» в нем происходит следующим образом. Транзистор оконечного каскада порта находится в режиме отсечки и логическая единица образуется от источника питания +5 В. Когда нужно сформировать логический «0» транзистор открывается и переходит в режим насыщения. Необходимо рассчитать сопротивлениеR1, приведенное на рисунке 3.8.
Рисунок 3.8- Схема подключения логических элементов к LPTпорту
Входной ток при уровне логической «1» на входе- не более 5 мА.
(3.2)
В качестве рассчитанного элемента выбираем резистор МЛТ-1кОм-0.125 Вт.
Необходимо чтобы во время записи программы с компьютера в эмулятор ПЗУ, микроконтроллеры находились в состоянии сброса. Для этого необходимо на вход RSTмикроконтроллера подать сигнал «RST» (логическая «1»). Для формирования этого сигнала используем сигнал «-AUTO» сLPTпорта и схему, приведенную на рисунке 3.9.
Рисунок 3.9- Схема формирования сигнала «RST».
Транзистор VT1 работает в ключевом режиме, то есть при отсутствии внешнего сигнала высокого уровня (логической «1») транзистор находится в режиме отсечки. При появлении сигнала он переходит в режим насыщения, и сигнал высокого уровня подается на входRSTмикроконтроллера.
В качестве элемента VT1 выбираем транзистор КТ315А, который имеет следующие характеристики.
Максимально- допустимое напряжение на переходе база- эмиттер Uбэmax=6 В; коэффициент передачи по току=55; падение напряжения на переходе коллектор- эмиттер в режиме насыщенияUк=0,4 В.
Зная значение тока, при сигнале логической «1» на входе RSTмикроконтроллера,Iл1=0,5 мА, найдем значение сопротивленияR2.
(3.3)
В качестве сопротивления R2выбираем резистор МЛТ-10кОм-0,125 Вт.
Зная ток коллектора Iк=Iл1транзистораVT1 в режиме насыщения, найдем ток базыIб.
(3.4)
Зная, что в качестве элемента D1 используется микросхема КР1533ТЛ2, найдем значение сопротивленияR1. Для этого воспользуемся параметрами микросхемыD1.
Минимальный уровень напряжения логической единицы с выхода элемента D1 равенUл1=2,5 В. Падение напряжения на переходе база- эмиттер транзистораVT1Uб=0,7 В.
Найдем падение напряжения UR1на сопротивленииR1:
(3.5)
Определим значение сопротивления R1:
(3.6)
В качестве сопротивления R1выбираем резистор МЛТ-10кОм-0,125 Вт.
Для шины данных, подключаемой к LPTпорту, возьмем набор резисторов НР1-4-9М-0,125 Вт-10кОм.
Для нормальной работы ЭПЗУ необходимо чтобы в каждом режиме все элементы выполняли соответствующие им функции, то есть, чтобы блок «Логика управления 1» выдавал правильные сигналы. При приеме данных из компьютера необходимо сбросить счетчики (сигнал «ReCT»); мультиплексоры и буфер («Буфер данных 1») перевести в состояние записи данных в ОЗУ (сигналы «ME» и «-BWE» соответственно); ОЗУ перевести в режим записи (сигнал «-WE»); сформировать строб- сигналы «SCT» и «-CSW» для счетчиков и ОЗУ. При передаче данных необходимо сформировать сигнал, сообщающий о занятости ЭПЗУ- сигнал «BUSY».
При передаче данных в микроконтроллер необходимо переключить мультиплексор и буфер («Буфер данных 2») в состояние чтения данных из ОЗУ (сигналы «МЕ» и «ВOЕ»); ОЗУ перевести в режим чтения (сигнал «-ОЕ»); сформировать строб- сигнал «SCО» для ОЗУ.
Необходимо чтобы по сигналам «-SLIN» и «-STB» сLPTпорта и сигналу «-ОЕМ» от микроконтроллера формировались управляющие сигналы представленные в таблице 3.2.
Таблица 3.2- Таблица истинности сигналов блока «Логика управления 1»
X-STB |
X-OEM |
X-SLIN |
Y-WE |
YReCT |
YME |
Y-BWE |
YSCT |
Y-CSW |
YBUSY |
Y-OE |
Y-BOE |
Y-CSO |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
Где Х-STB– значение сигнала «-STB»; Х-OEM– значение сигнала «-OEM»; Х-SLIN– значение сигнала «-SLIN»;Y-WE– значение сигнала «-WE»;YReCT– значение сигнала «ReCT»;YME– значение сигнала «ME»;Y-BWE– значение сигнала «-BWE»;YSCT– значение сигнала «SCT»;Y-CSW– значение сигнала «-CSW»;YBUSY– значение сигнала «BUSY»;Y-OE– значение сигнала «-OE»;Y-BOE– значение сигнала «-BOE»;Y-CSO– значение сигнала «-CSO».
По таблице 3.2 составим диаграмму Вейча для сигнала «-WE» и определим логическую функцию.
|
|
Х-SLIN |
|
| |
|
|
|
|
|
|
Х-ОЕМ |
|
0 |
0 |
1 |
1 |
|
|
0 |
0 |
1 |
1 |
|
|
|
|
|
|
|
|
|
Х-STB |
|
Рисунок 3.10- Диаграмма Вейча составленная по таблице истинности.
С помощью диаграммы Вейча, представленной на рисунке 3.10, переходим от табличной логической функции к алгебраической. Она будет выглядеть следующим образом:
Y-WE= |
X-SLIN |
|
|
(3.7) |
По полученной алгебраической логической функции схема будет выглядеть следующим образом:
Рисунок 3.11- Схема формирования сигнала «-WE».
В качестве элемента D1 возьмем элемент серии КР1533ТЛ2. По аналогичной схеме будут формироваться управляющие сигналы «ReCT», «ME», «-BWE».
По таблице 3.2 составим диаграмму Вейча для сигнала «SСT» и определим логическую функцию.
|
|
Х-SLIN |
|
| |
|
|
|
|
|
|
Х-ОЕМ |
|
0 |
1 |
1 |
1 |
|
|
0 |
1 |
1 |
1 |
|
|
|
|
|
|
|
|
|
Х-STB |
|
Рисунок 3.12- Диаграмма Вейча составленная по таблице истинности.
С помощью диаграммы Вейча, представленной на рисунке 3.12, переходим от табличной логической функции к алгебраической. Она будет выглядеть следующим образом:
YSCT= |
X-SLIN |
+X-STB |
|
(3.8) |
По полученной алгебраической логической функции схема будет выглядеть следующим образом:
Рисунок 3.13- Схема формирования сигнала «SCT».
В качестве элемента D1 возьмем элемент серии КР1533ТЛ2, а в качестве элементаD2- КР1533ЛЛ1. По аналогичной схеме будет формироваться управляющий сигнал «-CSW».
По таблице 3.2 составим диаграмму Вейча для сигнала «BUSY» и определим логическую функцию.
|
|
Х-SLIN |
|
| |
|
|
|
|
|
|
Х-ОЕМ |
|
1 |
0 |
0 |
0 |
|
|
1 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
Х-STB |
|
Рисунок 3.14- Диаграмма Вейча составленная по таблице истинности.
С помощью диаграммы Вейча, представленной на рисунке 3.14, переходим от табличной логической функции к алгебраической. Она будет выглядеть следующим образом:
|
|
|
|
|
|
|
|
YBUSY= |
X-SLIN |
X-STB |
= |
X-SLIN |
+ |
X-STB |
(3.9) |
По полученной алгебраической логической функции схема будет выглядеть следующим образом:
Рисунок 3.15- Схема формирования сигнала «BUSY».
В качестве элемента D1 возьмем элемент серии КР1533ТЛ2, а в качестве элементаD2- КР1533ЛЛ1.
По таблице 3.2 составим диаграмму Вейча для сигнала «-ОЕ» и определим логическую функцию.
|
|
Х-SLIN |
|
| |
|
|
|
|
|
|
Х-ОЕМ |
|
1 |
1 |
0 |
0 |
|
|
1 |
1 |
0 |
0 |
|
|
|
|
|
|
|
|
|
Х-STB |
|
Рисунок 3.16- Диаграмма Вейча составленная по таблице истинности.
С помощью диаграммы Вейча, представленной на рисунке 3.16, переходим от табличной логической функции к алгебраической. Она будет выглядеть следующим образом:
Y-ОE= |
X-SLIN |
|
|
(3.10) |
Анализируя полученную алгебраическую функцию, получаем, что это простое электрическое соединение. Но для нашего случая необходимо поставить два инвертора КР1533ТЛ2.
Рисунок 3.17- Схема формирования сигнала «-ОЕ»
По таблице 3.2 составим диаграмму Вейча для сигнала «-ВОЕ» и определим логическую функцию.
|
|
Х-SLIN |
|
| |
|
|
|
|
|
|
Х-ОЕМ |
|
1 |
1 |
1 |
1 |
|
|
0 |
0 |
1 |
1 |
|
|
|
|
|
|
|
|
|
Х-STB |
|
Рисунок 3.18- Диаграмма Вейча составленная по таблице истинности.
С помощью диаграммы Вейча, представленной на рисунке 3.18, переходим от табличной логической функции к алгебраической. Она будет выглядеть следующим образом:
|
|
|
|
Y-ВОЕ= |
X-SLIN |
+X-ОЕM |
(3.11) |
По полученной алгебраической логической функции схема будет выглядеть следующим образом:
Рисунок 3.19- Схема формирования сигнала «-ВОЕ»
В качестве элемента D1 возьмем элемент серии КР1533ТЛ2, а в качестве элементаD2- КР1533ЛЛ1.
По таблице 3.2 составим диаграмму Вейча для сигнала «-CSO» и определим логическую функцию.
|
|
Х-SLIN |
|
| |
|
|
|
|
|
|
Х-ОЕМ |
|
1 |
1 |
1 |
1 |
|
|
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
Х-STB |
|
Рисунок 3.20- Диаграмма Вейча составленная по таблице истинности.
С помощью диаграммы Вейча, представленной на рисунке 3.20, переходим от табличной логической функции к алгебраической. Она будет выглядеть следующим образом:
Y-CSO= |
X-OEM |
|
|
(3.12) |
Анализируя полученную алгебраическую функцию, получаем, что это простое электрическое соединение.
По полученным данным построили следующую электрическую схему:
Рисунок 3.21- Часть схемы блока «Логика управления 1», отвечающей за запись данных в ОЗУ.
Рисунок 3.22- Часть схемы блока «Логика управления 1», отвечающей за чтение данных из ОЗУ.
Где «SCT»- строб- сигнал для счетчика; «-CSW»- строб- сигнал для ОЗУ при записи данных; «-CSO»- строб- сигнал для ОЗУ при чтении данных; «BUSY»- сигнал занятости устройства; «-WE»- сигнал, разрешающий запись в ОЗУ; «-ОЕ»- сигнал, разрешающий чтение из ОЗУ; «МЕ»- сигнал для выбора у мультиплексора рабочего канала передачи данных; «-BWE»- сигнал, разрешающий буферу пропускать данные от компьютера к ОЗУ; «-ВОЕ»- сигнал, разрешающий буферу пропускать данные от ОЗУ к микроконтроллерам.