3.3 Разработка электрической схемы, обеспечивающей передачу данных в компьютер

3.3.1 Разработка электрических схем для блоков «ram 2», «ct 2», «ms 2», «Буфер данных 3» и «Буфер данных 4»

Электрическая схема, обеспечивающая передачу данных в компьютер такая же, как и схема, обеспечивающая прием данных из компьютера. То есть в качестве блока «RAM2» берется схема приведенная на рисунке 3.4; в качестве блока «СТ 2»- схема приведенная на рисунке 3.5; в качестве блока «MS2»- схема приведенная на рисунке 3.6; в качестве в качестве блоков «Буфер данных 3» и «Буфер данных 4»- схема приведенная на рисунке 3.7.

3.3.2 Разработка электрической схемы для блока «Логика управления 2»

Так как в данной схеме мы используем счетчик как при записи данных в ОЗУ, так и при считывании, то часть схемы блока «Логика управления 2», осуществляющая запись в ОЗУ и другая часть схемы блока, осуществляющая чтение данных из ОЗУ идентичны и повторяют схему, приведенную на рисунке 3.21. Поэтому по уже полученным данным построим схему блока «Логика управления 2», а разделение сигналов осуществим с помощью мультиплексора КР1533КП11А.

На рисунке 3.23 приведена схема, формирующая управляющие сигналы для устройства, пересылающего результаты функционального контроля в компьютер

Рисунок 3.23- Схема, формирующая управляющие сигналы для устройства, пересылающего результаты функционального контроля в компьютер.

Где «SCT»- строб- сигнал для счетчика; «-CS»- строб- сигнал для ОЗУ; «BUSY»- сигнал занятости устройства; «ReCT»- сигнал сброса счетчика; «-WRE»- сигнал, разрешающий запись в ОЗУ; «-REЕ»- сигнал, разрешающий чтение из ОЗУ; «МЕ»- сигнал для выбора у мультиплексора рабочего канала передачи данных; «-BWE»- сигнал, разрешающий буферу пропускать данные от устройства сравнения к ОЗУ; «-ВRЕ»- сигнал, разрешающий буферу пропускать данные от ОЗУ к компьютеру.

Полная электрическая схема представлена на плакате.

4 Выбор и обоснование алгоритмов фт озу

4.1 Общие сведенья

4.1.1 Способы построения алгоритмических функциональных тестов озу

Почти все методы синтеза тестов для ФК БИС, в том числе и ЗУ, основаны на том, что имеют место неисправности логического типа, вызванные постоянными отказами, тождественными «0» или «1». Кроме того, при составлении ФТ необходимо учитывать топологические особенности ЭП, их возможное взаимовлияние, а также матрицы в целом и отдельных узлов кристалла (двоичный дешифратор- ДШ, усилитель считывания и др.).

Существуют два подхода к разработке ФТ для контроля ОЗУ и обнаружения отказов. Во-первых, можно рассматривать ОЗУ как цифровой автомат с известной функцией и, во-вторых, можно использовать так называемый блочный подход, когда ФТ для контроля ОЗУ в целом создается на различных ФТ, контролирующих отдельные функциональные узлы или характеристики ОЗУ.

При создании ФТ для контроля ОЗУ, рассматриваемого как цифровой автомат, необходима разработка некоторых логических моделей отказов. В работе сформулированы общие логические модели, предложены ФТ для различных видов обнаруживаемых отказов: неограниченного числа отказов в матрице; ограниченного числа отказов в замкнутых областях (невзаимодействующих и не перекрывающихся) матрицы; одиночных отказов в открытых (незамкнутых) областях матрицы ЭП.

Таблица 4.1

Количество циклов ФТ	Услония и характер проверки
(3n^2 + 2 n)2^n	Неограниченное число отказов при записи и считывании по всем адресам; взаимодей­ствие всех ЭП для 2" состояний матрицы
p(3q^2 + 2q)2^q	Отказы в замкнутых областях матрицы и их взаимодействие в пределах области
n(3q^2 + 2q)2^q	Одиночные отказы в перекрывающихся областях матрицы
n(4q+ 3)2^q	То же с оптимизацией
Примечание- n- число ЭП в матрице;q- число ЭП и области; р- число областей.

Блочный подход к построению ФТ для контроля ОЗУ основан, как уже отмечалось выше, на контроле отдельных функциональных узлов или характеристик ОЗУ с учетом знания основных видов функциональных отказов.

В общем случае для микросхем ОЗУ можно выделить пять основных узлов: ДШ адреса, матрица ЭП, схемы записи- считывания, схемы синхронизации и управления ре жимами работы ОЗУ, схемы входной и выходной информации. Рассмотрим принципы построения ФТ для контроля схем ДШ адреса, матрицы ЭП, а также динамических параметров ОЗУ.