- •Электроника и микросхемотехника
- •1 Аналоговая схемотехника
- •1.1 Резисторы (сопротивления)
- •1.2 Конденсаторы
- •1.3 Индуктивность
- •1.4 Диоды
- •1.5 Биполярные транзисторы
- •1.6 Униполярные транзисторы
- •1.7 Тиристоры
- •1.8 Транзисторы igbt (Ай Жи Би Ти)
- •1.9 Сит транзисторы и сит-тиристоры
- •1.10 Новые разработки транзисторов и тиристоров
- •1.11 Обратные связи
- •1.12 Операционные усилители
- •2 Логические схемы
- •2.1 Основные определения
- •2.2 Диодные логические схемы
- •2.3 Ттл логические схемы
- •2.4 Особенности 530, 531, 533, 555 серий
- •2.5 Логика на униполярных транзисторах
- •2.6 Логика с оптическими связями
- •2.7 Программируемые логические интегральные схемы (плис)
- •2.8 Обобщенная модель плис
- •2.9 Микросхема плм (к556 рт 1)
- •3 Триггеры
- •3.1 Триггеры на биполярных транзисторах
- •3.2 Триггеры на униполярных транзисторах
- •3.3 Триггеры на логических элементах
- •3.4 Синхронный rs–триггер
- •3.5 Счетный триггер на логических элементах
- •3.8 Интегральный шестиэлементный d–триггер тм2
- •3.10 Прозрачные триггеры–защелки
- •3.11 Гонки
- •3.12 Триггеры на приборах с отрицательным сопротивлением. Триггеры на туннельных диодах.
- •3.13 Триггеры на тиристорах
- •3.14 Триггеры на двухбазовых диодах
- •3.15 Триггеры на операционных усилителях
- •4 Генераторы импульсов
- •4.1 Мультивибраторы на биполярных транзисторах
- •4.1.1 Мультивибраторы в ждущем режиме
- •Мультивибраторы на биполярных транзисторах в автоколебательном режиме.
- •4.2 Ждущий мультивибратор на униполярных транзисторах
- •4.3 Генератор импульсов на двух логических элементах с двумя конденсаторами в автоколебательном режиме
- •4.4 Генератор импульсов на четырех логических элементах с одним конденсатором
- •4.5 Генераторы импульсов на логических элементах в ждущем режиме
- •4.6 Генератор импульсов на туннельном диоде в ждущем режиме
- •4.7 Генератор импульсов на туннельном диоде в автоколебательном режиме
- •4.8 Генератор импульсов на тиристоре в ждущем режиме
- •4.9 Генератор импульсов на тиристоре в автоколебательном режиме
- •4.10 Таймеры
- •4.11 Генератор импульсов в ждущем режиме на таймере
- •4.12 Генератор импульсов в автоколебательном режиме на таймере
- •4.13 Блокинг–генераторы в ждущем режиме
- •4.14 Блокинг–генератор в автоколебательном режиме
- •4.15 Магнито–транзисторный преобразователь двухплечевой
- •4.16 Схема с дополнительным трансформатором
- •4.17 Мостовая и полумостовая схемы магнито–транзисторных преобразователей
- •4.18 Генераторы импульсов на оу в автоколебательном режиме
- •4.19 Генератор импульсов на оу в ждущем режиме
- •4.20 Кварцевая стабилизация импульсных генераторов
- •4.21 Генератор импульсов, стабилизированный кварцем
- •5 Генераторы синусоидальных колебаний
- •5.1 Общие определения
- •5.2 Генератор синусоидальных колебаний с lc контуром и трансформаторной ос
- •5.3 Схемы с индуктивной, емкостной трехточками
- •5.4 Rc цепи для генераторов синусоидальных колебаний
- •5.5 Генераторы синусоидальных колебаний с r и c–параллелями
- •5.6 Генераторы синусоидальных колебаний с кварцевой стабилизацией
- •5.7 Генераторы синусоидальных колебаний на оу
- •6 Цифроаналоговые и аналого–цифровые преобразователи
- •6.1 Цифроаналоговые преобразователи
- •6.1.1 Цап с весовыми резисторами
- •6.1.2 Цап с матрицей r–2r
- •6.1.3 Цап с сигма–дельта модуляцией
- •6.1.4 Цап с прямым преобразованием
- •6.2 Аналого–цифровые преобразователи
- •6.2.1 Следящие ацп
- •6.2.2 Развертывающие ацп
- •6.2.3 Ацп с регистром последовательного приближения
- •6.2.4 Ацп с двойным интегрированием
- •6.2.5 Ацп параллельного преобразования
- •6.2.6 Ацп с сигма–дельта ( ) модуляцией
- •6.2.7 Микросхема кр1108 пп–1
- •7 Источники питания электронных устройств
- •7.1 Общие определения
- •7.2 Выпрямители
- •7.3 Параметрические стабилизаторы напряжения
- •7.4 Компенсационные стабилизаторы напряжения
- •7.5 Импульсные стабилизаторы напряжения
- •7.6 Импульсные корректоры коэффициента мощности
2.2 Диодные логические схемы
Это самые простые схемы, имеют наивысшую помехоустойчивость. Число входов в среднем достигает десяти. Нагрузкой обычно является один элемент. Имеется ввиду, что нагрузка – точно такой же ЛЭ. Малая нагрузочная способность потому, что эти схемы относятся к пассивным, нет усилителей мощности. Частотный диапазон невысокий (до 1 МГц), так как объединенные параллельные диодные входы эквивалентны объединению параллельных конденсаторов, которые заряжаются, разряжаются. На это необходимо время, снижается быстродействие.
На рисунке 2.2 представлена диодно–логическая схема сложения.
Возможны два состояния:
1 Входы соединены с землей через открытые выходы таких же логических схем. Иногда принимают это состояние эквивалентным соединению всех входов с землей посредством проводников.
2 Для того, чтобы открыть диоды необходимо подать напряжение, уровень которого в несколько раз больше зоны нечувствительности диодов.
5 В – минимальное стандартное напряжение, но оно может быть и 500 В и 5 кВ, если диоды высоковольтные. В этом случае и нагрузочная способность может быть больше единицы, но потребление схем становится большим.
Рисунок 2.2 – Диодно–логическая схема сложения
Схема работает следующим образом. Принимаем, что на вход Х1 подается высокий уровень напряжения, который называется единицей. Этот уровень должен поступать с выхода точно такой же логической схемы, или каким–то другим способом, имитирующим те же условия. Но так как единица поступает только на вход Х1, то на остальных входах Х2…Хn должны быть нули. Они тоже должны быть организованы выходами таких же логических схем. В простейшем случае это могут быть проводники (перемычки), соединяющие входы Х2…Хn с землей. Следовательно, диод VD1 будет открыт, высокий уровень Х1 через VD1 проходит на выход, на котором выделяется также этот высокий уровень, из которого вычитается падение напряжения на диоде, т.е. на выходе будет уже меньший высокий уровень, тем не менее, его называют единицей. Диоды VD2… VDn в это время будут закрыты, так как на входах Х2…Хn низкие уровни, их барьерные емкости включены параллельно, накапливают заряд.
Если теперь подать высокий уровень на вход Х2, то откроется VD2 но состояние выхода F почти не изменится, т.е. там сохраняется высокий уровень – единица. То же самое будет при подаче единицы на все входы одновременно. Таким образом, удовлетворяется операция логического сложения.
Принцип двойственности состоит здесь в том, что если единицами назвать низкие уровни на входах и на выходе, то эта логическая схема сложения будет выполнять логическую операцию умножения (см. рисунок 2.2).
Физический смысл заключается в том, что низкий уровень на выходе, который назван единицей, будет только в том случае, если на всех входах одновременно будут низкие уровни, которые тоже названы единицами.
На рисунке 2.3 представлена диодная схема логического умножения.
Если все диоды закрыты высокими уровнями (единицами), то ток протекает по цепи . На выходе выделяется результат деления E0 между R1 и R2, который называется высоким уровнем. В том случае, когда на одном любом из входов низкий уровень, образованный такой же, другой диодной схемой, образуется цепь выход предыдущей логической схемы . Следовательно, на выходе F выделяется в сущности падение напряжения на VD1 и к нему добавляется падение напряжения на внутреннем сопротивлении такой же, но другой логической схемы, т. е. низкий уровень “0”, удовлетворяется операция логического умножения.
Рисунок 2.3 – Диодная схема логического умножения
Принцип двойственности:
Если низкий уровень на входе назвать единицей, то низкий уровень на выходе тоже единица будет в том случае, когда хотя бы на одном любом входе будет “1”.
Широко применяется схема умножения в ИМС 533, 555 серии.