- •V курса всех форм обучения )
- •Тема 1. Программная реализация моделей микропроцессорных автоматических систем регулирования
- •Тема 2. Сетевая архитектура микропроцессорного контроллера и ее программное обеспечение
- •Тема 3. Программирование микропроцессорных систем управления объектами с чистым запаздыванием
- •Тема 4. Программирование микропроцессорных систем связанного управления
- •Введение
- •Тема 1. Программная реализация моделей микропроцессорных автоматических систем регулирования
- •Передаточные функции теплоэнергетических объектов
- •1.2 Структура конфигурации, реализующая модель объекта регулирования на мпк
- •1.3 Программирование контроллера
- •1.4 Работа с моделью объекта
- •2.1 Общие положения
- •2.2 Программно – аппаратная реализация модели сервопривода с учётом характеристик устройства связи с объектом на мпк
- •2.3 Программная реализация модели сервопривода без использования усо
- •2.4 Программная реализация модели сервопривода, учитывающая
- •3.1 Реализация аср с аналоговым регулятором
- •3.2 Реализация аср с импульсным регулятором
- •3.3 Реализация блока регистрации переходных процессов
- •Тема 2. Сетевая архитектура микропроцессорного контроллера и её программное обеспечение
- •4.1 Назначение и основные характеристики сети ,,Транзит”
- •4.2 Логическая организация закрытой сети ,,Транзит”
- •4.2.1 Системная нумерация контроллеров
- •4.2.2 Возможность обмена по закрытой сети ,,Транзит”
- •4.2.3 Особенности передачи дискретных сигналов
- •5.1 Особенности открытой сети
- •5.2 Виды сообщений при связи с абонентом
- •5.3 Возможности обмена с абонентом
- •5.4 Протоколы связи с абонентом
- •5.5 Системные параметры контроллера
- •6.1 Постановка задачи
- •6.2 Функциональные возможности и структура информационной
- •Коммутатор 2
- •Сигналы информационные
- •6.3 Структура конфигурации информационной системы с интерфейсным каналом
- •15Вин-05- 01 от приёмника интерфейса 14зап-39- m - 00 16инв -06- 02
- •01 02 01 01 02 01 Подтверждение 2
- •Тема 3. Программирование микропроцессорных систем управления объектами с чистым запаздыванием Самостоятельная подготовка
- •7.1 Выбор типа регулятора в зависимости от величины запаздывания
- •7.2 Использование обратной связи по сигналу , не содержащему запаздывания
- •7.3 Каскадные аср для объектов с чистым запаздыванием
- •7.4 Применение ,,прогнозирующих” регуляторов для управления объектами с чистым запаздыванием
- •8.1 Аср для объектов с изменяющимся коэффициентом передачи
- •8.2 Аср для объектов с изменяющимся чистым запаздыванием
- •9.1 Реализация прогнозирующего регулятора Смита
- •9.2 Реализация блока адаптации аср объекта с переменным коэффициентом передачи
- •9.3 Реализация блока адаптации аср объекта с переменным чистым запаздыванием
- •Тема 4. Программирование микропроцессорных систем связанного управления
- •10.1 Краткая характеристика объектов управления
- •10.2 Основные принципы построения систем связанного управления
- •11.1 Структура конфигурации регулятора теплового режима
- •11.2 Работа регулятора теплового режима
- •12.1 Структура системы управления
- •12.2 Алгоритмы работы системы
- •12.3 Особенности работы системы
- •Список рекомендуемой литературы
9.1 Реализация прогнозирующего регулятора Смита
Структура конфигурации, реализующей прогнозирующий регулятор Смита, рассмотренный в предыдущей лекции, приведена на рисунке 9.1. Регулятор реализован на основе импульсной локальной АСР, дополненной моделью объекта регулирования на алгоблоках 10 – 12. На вход модели подаётся сигнал, пропорциональный положению вала ИМ, поскольку последний завершает формирование закона регулирования при использовании импульсного регулятора.
Сигнал обратной связи с компенсацией чистого запаздывания формируется алгоблоком 13.
9.2 Реализация блока адаптации аср объекта с переменным коэффициентом передачи
Структура конфигурации, реализующей блок адаптации АСР объекта с переменным коэффициентом передачи, рассмотренный в предыдущей лекции, приведена на рисунке 9.2. Поскольку этот блок может использоваться совместно с регулятором, приведенным на рисунке 9.1, то нумерация алгоблоков дана с учётом прогнозирующего регулятора.
Схема работает следующим образом.
При подаче на вход управления ,,Установка Км исх" короткого импульса, триггер 14 переходит в единичное состояние и переключатель 18 подключает сигнал Км исх к информационному входу ячейки памяти 22. По заднему фронту импульса задержки, формируемой одновибратором 15 и необходимой для надёжной коммутации Км исх , алгоритм 16 формирует короткий импульс, поступающий через элемент ИЛИ 20 на вход управления ячейки памяти 22 и приводящий к записи в неё величины Км исх. По заднему фронту импульса записи алгоритм 21 формирует короткий импульс, переводящий триггер 14 в исходное состояние, при котором переключатель 18 подключает к информационному входу ячейки памяти 22 сигнал:
,
сформированный алгоблоком 17.
По переднему фронту сигнала ,,Адаптация” происходит перезапись содержимого ячейки памяти 22 в буферную память 23, что обеспечивает постоянство сомножителя КМ(Тi-1) на время записи в основную память 22 величины КМ(Тi) по заднему фронту импульса ,,Адаптация” .
Алгоритм 24 оптимизирует коэффициент передачи регулятора в соответствии с коэффициентом передачи объекта.
9.3 Реализация блока адаптации аср объекта с переменным чистым запаздыванием
Структура конфигурации, реализующей блок адаптации АСР объекта с переменной величиной зап. , рассмотренный в предыдущей лекции, приведена на рисунке 9.3. Нумерация алгоблоков дана с учётом прогнозирующего регулятора и блока адаптации коэффициента передачи модели.
Схема работает следующим образом.
Рисунок 9.1 –
Структура конфигурации прогнозирующего
регулятора Смита
Рисунок 9.2 –
Структура конфигурации блока адаптации
АСР
при
переменном Коб
При поступлении на вход ,,Запись исх.” единичного управляющего импульса, по его переднему фронту происходит сброс содержимого счётчика 34 и в него заносится значение исх. По заднему фронту управляющего импульса содержимое счётчика фиксируется в буферной памяти 36.
Выходные сигналы объекта YО и модели YМ фильтруются от высокочастотных помех фильтрами 25 и 26, после чего обрабатываются дифференциаторами 27, 28 для исключения влияния уровня установившегося значения сигналов YО, YМ . Если модуль скорости изменения какого – либо из этих сигналов, выделяемый алгоритмами 29 превышает порог, заданный в алгоритмах 30, происходит переключеие соответствующего триггера 31 в единичное состояние.
Анализ состояния триггеров производит дешифратор, управляющий реверсивным счётчиком 34 и реализованный на четырёх первых элементах 2И алгоблока 33.
Пусть в единичное состояние переключился верхний по схеме триггер 31, то есть О < М . Тогда на выходе первого элемента 2И а.б. 33 появится единичный сигнал, окрывающий ключ на третьем элементе 2И и разрешающий поступление импульсов с мультивибратора 32 на вход СМ счётчика 34. Уменьшение содержимого счётчика будет происходить до переключения в единичное состояние второго триггера 31, так как при этом сигнал на выходе первого элемента 2И станет равным 0 и закроет ключ на третьем элементе 2И а.б. 33. Таким образом, содержимое счётчика уменьшится на величину разности = М – О и станет равным О . Если вначале в единичное состояние переключится второй триггер 31, то есть О > М , содержимое счётчика возрастёт на величину = О – М .
В момент появления единичного состояния на выходах обоих триггеров они будут сброшены в исходное нулевое состояние через пятый элемент 2И (а.б. 33). По переднему фронту этого сигнала содержимое счётчика 34 будет переписано в буферную память 36, обеспечивающую постоянство параметров модели до завершения адаптации.