- •2. Сравнительная оценка базовых логических элементов
- •4. Типы корпусов микросхем
- •5. Условное графическое обозначение микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •12. Карты Карно для двух, трех, четырех и пяти переменных. Порядок минимизации функций с помощью карт Карно. Примеры минимизации
- •17. Комбинационные устройства: определение, методика проектирования
- •18. Шифраторы
- •19. Дешифратор
- •22, Преобразователи кодов
- •24, Мультиплексоры
- •25. Мультиплексорное дерево
- •27. Демультиплексоры
- •28. Сумматоры и полусумматоры
- •31. Многоразрядные двоичные сумматоры
- •33. Двоичные компараторы
- •35. Мажоритарный элемент
- •36. Программируемые логические матрицы
- •40. Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм
- •43. Последовательностные устройства: определение, основные типы устройств, методика проектирования
- •44. Триггеры
- •45. Классификация триггеров по функциональному назначению
- •46. Регистры
- •47. Регистры хранения
- •48. Регистры сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики
- •52. Вычитающий и реверсивный счетчик
- •53. Декадный счетчик
- •64) Постоянные запоминающие устройства
- •65) Увеличение объема памяти запоминающих устройств
- •66) Назначение цап и ацп
- •67) Основные характеристики цап и ацп
- •68) Цап с матрицей взвешенных резисторов
- •69) Цап с матрицей r-2r
- •71) Области применения цап
- •72) Ацп времяимпульсного типа
- •73) Ацп с двойным интегрированием
- •74) Ацп параллельного преобразования (прямого преобразования)
- •75) Ацп последовательного счета (развертывающего типа)
- •76) Ацп следящего типа
- •77) Ацп последовательного приближения (поразрядного уравновешивания)
- •78) Области применения ацп
- •79) Схема выборки и хранения
- •85) Общая структура и принципы функционирования микропроцессорных систем
- •91. Способы адресации операндов. Особенности способов адресации.
- •92. Формат типовой команды микропроцессора. Одноадресные, двухадресные, и трехадресные команды. Классификация групп операций микропроцессора.
- •93. Команды пересылки. Команды арифметических и логических операций.
- •94. Команды сдвига. Команды сравнения и тестирования. Команды управления процессором.
- •95. Команды битовых операций. Операции управления программой.
- •96. Структурная схема, физический интерфейс и условное графическое обозначение однокристального микроконтроллера (мк) к1816ве48.
- •97) Структурная организация центрального процессора мк к1816ве48.
- •98) Организация памяти программ и данных мк к1816ве48.
- •99) Организация системы ввода-вывода мк к1816ве48.
- •100) Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101) Средства расширения памяти программ мк к1816ве48: интерфейс, схе-мы подключения, временные диаграммы.
- •102) Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103) Средства расширения ввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
36. Программируемые логические матрицы
В настоящее время для построения логических устройств может быть использован универсальный элемент, называемый программируемой логической матрицей (ПЛМ). Такая матрица может быть настроена (запрограммирована) на выполнение любой логической функции определенной сложности. На рис. 2.22 показана структура ПЛМ. Цепи входных переменных ,, … и их инверсий,, … составляют горизонтальные цепи матрицы, вертикальными цепями которой служат так называемые цепи конъюнкции. Другую матрицуобразую цепи конъюнкции с горизонтальными цепями выходов,, … В узлах матрицывключены элементы, с помощью которых на цепях конъюнкции могут формироваться любые требуемые конъюнкции входных переменных, имеющиеся в узлах матрицыэлементы позволяют формировать на выходных цепях любые требуемые дизъюнкции функций, полученных на цепях конъюнкций. В процессе программирования ПЛМ в узлах матриципроизводят подключение элементов, которые необходимы для реализации требуемых выходных логических функций,, … В зависимости от того, прямая или инверсная функция реализуется, в выходные цепи могут включаться инверторы.
Рис. 2.22. Структура программируемой логической матрицы
Матрица содержит горизонтальные цепи, на которых действуют входные переменные,, … и их инверсии,, …, и вертикальные цепи, на которых формируются конъюнкции,, … В отдельных узлах матрицы между ее вертикальными и горизонтальными цепями включены диоды. На вертикальной цепи образуется высокий потенциал (уровень логической 1) в том случае, когда на всех входах, идущих к узлам, содержащим диоды, действует высокий потенциал, закрывающий диоды. Если хотя бы на одном из таких входов низкий потенциал (уровень логического 0), открывается диод и уровень логического 0 с этого входа через открытый диод передается на вертикальную цепь матрицы. На рис. 2.22 крестиками показаны участки, в которых в процессе программирования создаются соединения. Таким образом, в этой схеме,,,,. (2.52) Включая в соответствующие узлы диоды, можно на выводахсформировать любые конъюнкции входных переменных и их инверсий.В узлах матрицымежду цепямиивключены транзисторы, базы которых подключены к цепям, а эмиттеры – к цепям. Если в цепидействует высокий потенциал (уровень логической 1), транзистор оказывается в открытом состоянии и высокий потенциал через открытый транзистор передается в цепьинезависимо от уровней на других выходах матрицы. Таким образом, в схеме на рис. 2.22,,. (2.53)
Программа функционирования приведенной на рис. 2.22 ПЛМ может быть представлена таблицей 2.15.
| ||||||
1 |
0 |
– |
1 |
1 |
∙ | |
0 |
1 |
1 |
∙ |
1 |
∙ | |
– |
– |
0 |
1 |
1 |
∙ | |
0 |
0 |
1 |
∙ |
∙ |
1 | |
– |
1 |
1 |
∙ |
∙ |
1 |
Таблица строится по следующему правилу. На пересечении -й строки и столбцазаписывается 1, есливходит в конъюнкциюна выходе матрицыбез инверсии, и 0 – если с инверсией, еслине входит в-ю конъюнкцию, то ставится прочерк. На пересечении-й строки и столбцазаписывается 1, если-я элементарная конъюнкция входит в ДНФ, и точка в противном случае. Программирование ПЛМ может осуществляться на заводе в процессе изготовления микросхемы на этапе формирования элементов в узлах матриц. Программирование может выполняться пользователем. В этом случае завод – изготовитель микросхемы выпускает ПЛМ со вставленными элементами во все узлы матриц. Пользователь, пропуская импульсы тока через определенные элементы, пережигает плавкие перемычки, последовательно включенные с элементами, и таким образом отключает их.