- •2. Сравнительная оценка базовых логических элементов
- •4. Типы корпусов микросхем
- •5. Условное графическое обозначение микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •12. Карты Карно для двух, трех, четырех и пяти переменных. Порядок минимизации функций с помощью карт Карно. Примеры минимизации
- •17. Комбинационные устройства: определение, методика проектирования
- •18. Шифраторы
- •19. Дешифратор
- •22, Преобразователи кодов
- •24, Мультиплексоры
- •25. Мультиплексорное дерево
- •27. Демультиплексоры
- •28. Сумматоры и полусумматоры
- •31. Многоразрядные двоичные сумматоры
- •33. Двоичные компараторы
- •35. Мажоритарный элемент
- •36. Программируемые логические матрицы
- •40. Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм
- •43. Последовательностные устройства: определение, основные типы устройств, методика проектирования
- •44. Триггеры
- •45. Классификация триггеров по функциональному назначению
- •46. Регистры
- •47. Регистры хранения
- •48. Регистры сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики
- •52. Вычитающий и реверсивный счетчик
- •53. Декадный счетчик
- •64) Постоянные запоминающие устройства
- •65) Увеличение объема памяти запоминающих устройств
- •66) Назначение цап и ацп
- •67) Основные характеристики цап и ацп
- •68) Цап с матрицей взвешенных резисторов
- •69) Цап с матрицей r-2r
- •71) Области применения цап
- •72) Ацп времяимпульсного типа
- •73) Ацп с двойным интегрированием
- •74) Ацп параллельного преобразования (прямого преобразования)
- •75) Ацп последовательного счета (развертывающего типа)
- •76) Ацп следящего типа
- •77) Ацп последовательного приближения (поразрядного уравновешивания)
- •78) Области применения ацп
- •79) Схема выборки и хранения
- •85) Общая структура и принципы функционирования микропроцессорных систем
- •91. Способы адресации операндов. Особенности способов адресации.
- •92. Формат типовой команды микропроцессора. Одноадресные, двухадресные, и трехадресные команды. Классификация групп операций микропроцессора.
- •93. Команды пересылки. Команды арифметических и логических операций.
- •94. Команды сдвига. Команды сравнения и тестирования. Команды управления процессором.
- •95. Команды битовых операций. Операции управления программой.
- •96. Структурная схема, физический интерфейс и условное графическое обозначение однокристального микроконтроллера (мк) к1816ве48.
- •97) Структурная организация центрального процессора мк к1816ве48.
- •98) Организация памяти программ и данных мк к1816ве48.
- •99) Организация системы ввода-вывода мк к1816ве48.
- •100) Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101) Средства расширения памяти программ мк к1816ве48: интерфейс, схе-мы подключения, временные диаграммы.
- •102) Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103) Средства расширения ввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
68) Цап с матрицей взвешенных резисторов
Принцип построения ЦАП, реализующих метод суммирования токов, иллюстрируется рис. 7.4,а. Данное устройство в общем случае содержит (по числу разрядов входного позиционного кода) источников тока иуправляемых разрядами этого кода переключателей. Если в-м разряде входного кодаприсутствует сигнал логической 1 (), соответствующий переключательподключает эталонный источник токак сопротивлению нагрузки(вывод «а» схемы). В противном случае (), переключательзакорачивает соответствующий источник и токне протекает через нагрузку.
В результате ток резистора
(7.7)
пропорционален значению входного кода. При условии выходное напряжение схемытакже пропорционально входному коду.
На практике для получения напряжения, пропорционального входному коду, к выводам «а», «b» подключают операционный усилитель (ОУ) (рис. 7.4,б). Напряжение между входами ОУ всегда равно нулю. Поэтому для рассматриваемой схемы и по первому закону Кирхгофа. Откуда
(7.8)
т.е. выходное напряжение ОУ прямо пропорционально выходному току ЦАП и сопротивлению и не зависит от сопротивления выходной нагрузки ОУ.
В простейшем случае для получения эталонных источников тока можно к источнику напряженияподключить ряд резисторов, сопротивления которых пропорциональны весовым коэффициентам входного кода (рис. 7.4,б). Такие резисторы называютвзвешенными. Так как для ОУ , то токи резисторов схемы будут обратно пропорциональны их сопротивлениям, где, и для выходного напряжения устройства справедливо выражение (7.8).
Недостатком такого решения является широкий диапазон изменения сопротивлений взвешенных резисторов, используемых для формирования разрядных токов. К тому же для обеспечения точности преобразования абсолютные значения сопротивлений этих резисторов должны выдерживаться с прецизионной точностью. Так, в случае 12-разрядного ЦАП сопротивления разрядных резисторов должны отличаться в раз, что весьма трудно выполнить технологически. Поэтому для получения источников эталонного тока часто используют резистивныематрицы, выполненные только на резисторах двух номиналови.
69) Цап с матрицей r-2r
В качестве примера рассмотрим приведенную на рис. 7.5 схему 4-разрядного ЦАП с матрицей . Схема включаетматрицу, четыре переключателяна МДП-транзисторахи, четыре инвертораи ОУс цепью отрицательной обратной связи (ООС). На входы инвертора подаются сигналы разрядов входного кода, а на вход матрицы– напряжение от эталонного источника.
Рис. 7.5. Структурная схема ЦАП с матрицей
Рассмотрим сначала работу матрицы . Для удобства предположим, что на вход ЦАП подан нулевой код (0000). Тогда выходными сигналами инвертороввключены транзисторыпереключателей, и нижние выводы всех резисторовматрицы подключены к общей шине.
Работа матрицы основана на том, что выходное сопротивление любой отсекаемой от нее выходной части схемы, содержащей целое числозвеньев, определяется параллельным соединением двух цепей, сопротивления каждой из которых равно. Поясним это. Между узлом «а» матрицы и общей шиной параллельно включены два резистора(– включен). Поэтому выходное сопротивление матрицы относительно узла «а» равно. Между узлом «b» и общей шиной схемы также параллельно включены резистор и последовательно соединенные резистори выходное сопротивление матрицы относительно узла «a», равное . Поэтому выходное сопротивление матрицы, измеренное относительно узла «b», также равно и т.д.
Согласно сказанному полное выходное сопротивление матрицы, измеренное относительно узла «d», равно , и ток, отбираемый матрицей от источника,
(7.9)
Так как сопротивления ветвей матрицы, подключенных к точке «d» равны, то .
Ток , втекающий в узел «с», также разделяется пополам, т.е.и т.д.
Из приведенного анализа видно, что через переключатели протекают токи, значения которых пропорциональны весовым коэффициентам двоичного кода.
Если на входы некоторых инверторов поданы сигналы логической 1, то в соответствующих переключателях включены транзисторыи токи, пропорциональные весовым коэффициентам данных разрядов, попадают на инвертирующий вход ОУ. В этом случае, согласно принципу суперпозиции, для входного тока ОУ справедливо выражение (7.7), а для выходного напряжения усилителя – выражение (7.8).
Определим напряжение, которое может быть сформировано на выходе схемы на рис. 7.5 при подаче на ее вход кода 1111. Из (7.8) с учетом (7.7) и (7.9) получаем
. (7.10)
В общем случае, учитывая, что выражение в скобках представляет сумму членов геометрической прогрессии со знаменателем ½ для -разрядного кода можно записать
. (7.11)
Полученные выражения показывают, что в ЦАП рассматриваемого типа максимальное выходное напряжение на меньше опорного напряжения, причем
. (7.12)
Величина численно равна 1ЕМР. Обычно соблюдается условие.
70) При увеличении числа разрядов рабочие токи матрицы уменьшаются и становятся соизмеримыми с собственными шумами используемых элементов. Так, для 12-разрядного ЦАП отношение токов старшего и младшего разрядов равно 211 = 2048. Максимальный разрядный ток, определенный из условия допустимой рассеиваемой интегральной схемой мощности, обычно ограничивается на уровне в несколько миллиампер. Тогда токи младших разрядов ЦАП лежат на уровне десятых, сотых долей микроампера, что не позволяет обеспечить требуемую точность преобразования.
Решением проблемы является использование метода, основанного на выделении из структуры многоразрядного устройства нескольких однотипных ЦАП (групп) с меньшей разрядностью и последующим суммированием результатов, полученных в каждой из групп с помощью собственного масштабного сумматора. Реализацию данного принципа поясним с использованием структурной схемы 12-разрядного ЦАП, показанной на рис. 7.6.
Устройство состоит из трех 4-разрядных ЦАП. Так как кратность изменения сопротивлений в этом случае для каждого из них равна восьми, то для формирования весовых токов можно использовать как матрицы , так и взвешенные резисторы. На входы первого ЦАП подаются старшие разряды входного кода (), на входы второго ЦАП – средние разряды (), а на входы третьего ЦАП – младшие разряды кода (). Выходной сигнал ЦАП старших разрядов подается на выход устройства непосредственно, а сигналы ЦАП средних и младших разрядов через делители тока (,и,), имеющие коэффициенты деления 1/16 и 1/128 соответственно. Таким образом, при использовании рассматриваемой структурной схемы существует только два делителя с большими коэффициентами деления. В реальных схемах точность этих коэффициентов обеспечивается лазерной подгонкой соответствующих резисторов.
Рис. 7.6. Структурная схема ЦАП с весовым суммированием выходных сигналов