Шумахер У. Полупроводниковая электроника

INFSEMI_2-Text.fm, стр. 232 из 589 (September 3, 2010, 17:05)

232 6. Память

Activate

Read

Precharge

RAS-CAS-Delay CAS-Latency

CK

__

CS ——– RAS

___

CAS

__

WE BA

ADD Строка Столбец

DQ

Q1

Q2

Q3

Q4

Рис. 6.3. Цикл чтения SDRAM.

ные корпуса TSOP (Thin Small Outline), а также корпуса FBGA (Fine-pitch Ball Grid Array), у которых выводы расположены не по периметру, а в виде матрицы в нижней части микросхемы. Кроме того, корпус FBGA стал одним из первых корпусов, габариты которого определяются размерами кристалла (Chip Size Package — CSP), а не стандартным расстоянием между выводами корпуса.

Напряжение питания и различные сигналы поступают в микросхему через выводы, имеющие форму штырьков или шариков (см. Рис. 6.2 и Табл. 6.1).

6.2.5.Описание работы DRAM на примере SDR SDRAM

Микросхемы DRAM имеют три основных режима работы: запись элемента данных в ячейку (write — запись), чтение этих данных из ячейки (read — чтение) и обновление (регенерация) содержимого ячеек памяти (refresh — обновление). Кроме того, существует ряд дополнительных режимов энергосбережения и режим начальной инициализации микросхемы.

Работа в каждом из трёх указанных режимов производится в два этапа:

адресация (выбор) ячейки памяти;

операции с выбранной ячейкой памяти (чтение, запись, обновление).

Всинхронной DRAM (SDRAM) единственными сигналами управления её интерфейсом являются тактовые импульсы. В то время как при использовании асинхронного интерфейса временные характеристики и режимы работы микросхемы DRAM задавались фронтами управляющих сигналов, в синхронном интерфейсе эти функции выполняет нарастающий фронт тактового импульса, а логические уровни сигналов управ-

ления на момент его прихода определяют, какая именно управляющая команда должна быть загружена в микросхему памяти.

Цикл чтения

Команда Activate инициирует чтение адреса строки и запуск внутреннего процесса считывания данных из ячеек этой строки (см. Рис. 6.3).

По команде Read производится чтение адреса столбца. Этот адрес определяет выбор конкретной ячейки в адресованной ранее строке. Минимально допустимый интервал времени между командами Activate и Read обычно приводится в спецификации микросхемы памяти как время задержки между сигналами RAS и CAS (RAS-CAS delay). Через некоторое время после установления сигнала CAS, равное двум или трём периодам тактового сигнала, информация, содержащаяся в выбранной ячейке памяти, появляется на выходах данных DQ. Этот интервал времени называется временем задержки, или временем выборки сигнала CAS (CAS latency). Количество выводимых последовательно слов данных определяется значением параметра burst length (длина пакета). В нашем примере значение этого параметра равно 4.

Команда Precharge завершает цикл обращения к строке ячеек памяти.

Цикл записи

Цикл обращения к памяти для записи данных очень похож на цикл обращения к памяти для считывания (см. Рис. 6.4). Однако сигнал разрешения записи WE (write enable) должен находиться в активном состоянии (которому соответствует уровень логического нуля, то есть НИЗКИЙ уровень). По фронту тактового импульса, сле-

INFSEMI_2-Text.fm, стр. 233 из 589 (September 3, 2010, 17:05)

6.2. Принцип работы и область применения DRAM 233

Activate	Write	Precharge
RAS-CAS-Delay

CK

__

CS ——– RAS

___

CAS

__

WE BA

ADD	Строка	Столбец
DQ		Q1	Q2	Q3	Q4

Рис. 6.4. Цикл записи SDRAM.

дующего после команды разрешения записи, данные записываются в выбранную ячейку.

Тот случай, когда данные в циклах чтения и записи могут быть такт за тактом маскированы сигналом DQM, здесь не рассматривается. Кроме того, между командами Activate и соответствующей ей командой Precharge допустимо выполнение нескольких команд чтения и записи. Однако следует обратить особое внимание на те случаи, когда направление передачи данных изменяется, поскольку ни контроллер управления памятью, ни SDRAM не могут передавать данные в обоих направлениях одновременно.

Цикл обновления

Любая динамическая память устроена таким образом, что данные в ячейках гарантированно сохраняются лишь в течение очень короткого времени (32 или 64 мс). Поэтому в процессе обращения к ячейке памяти производится обновление данных с периодом, равным этому интервалу времени.

Команда Auto Refresh запускает цикл обновления строки ячеек памяти в каждом из банков микросхемы SDRAM. Во время

цикла обновления адрес строки определяется состоянием внутреннего счётчика, а внешний адрес на шине ADD игнорируется. Поскольку обновление выполняется одновременно во всех банках памяти, необходимо, чтобы на момент начала исполнения этой команды ни к одному из этих банков не производилось обращение. Следующая внешняя команда может быть обработана микросхемой памяти лишь по окончании цикла обновления, длительность которого обычно приводится в спецификации на микросхему. Временные параметры всех процессов, необходимых для обновления данных, контролируются аппаратно (см.

Рис. 6.5).

Альтернативным решением при обновлении данных строки может быть использование команд Activate и Precharge, поскольку каждый раз, когда строка активируется (т.е. к ней производится обращение), содержимое всех её ячеек считывается, а после исполнения команды Precharge — полностью обновляется. Однако в этом случае требуется выполнение двух команд для каждого банка памяти, в то время как команда Auto Refresh используется сразу для всех банков.

Auto Refresh	Следующая команда
	Цикл регенерации

CK

__

CS ——– RAS

___

CAS

__

WE BA ADD

DQ

Рис. 6.5. Цикл обновления SDRAM.

INFSEMI_2-Text.fm, стр. 234 из 589 (September 3, 2010, 17:05)

234 6. Память

Precharge all

Auto Refresh

Auto Refresh

Mode Register Set

CK

__

CS ——– RAS

___

CAS

__

WE BA

ADD AP DQ

Рис. 6.6. Цикл инициализации SDRAM.

Цикл инициализации

Прежде чем микросхему SDRAM можно будет использовать для хранения данных, необходимо выполнить процедуру её инициализации (см. Рис. 6.6). Первым этапом данной процедуры является закрытие всех банков командой Precharge All. При этом все банки памяти переводятся в режим ожидания, чем обеспечивается корректная обработка следующих за ней команд Auto Refresh. Цикл инициализации включает в себя, как минимум, две таких команды. После этого командой программирования параметров системного регистра (Mode Register Set) задаются длина пакета передаваемых данных, время выборки сигнала CAS и тип пакетной передачи. Последний параметр определяет, каким образом изменяется состояние внутреннего счётчика при пакетной передаче данных в том случае, когда адрес стартовой ячейки пакета не является самым младшим адресом среди ячеек, соответствующих этому пакету.

6.2.6.Технология производства микросхем DRAM

Современные микросхемы DRAM изготавливаются исключительно по КМОПтехнологии. По сравнению с более простой технологией n-МОП, использовавшейся при изготовлении предыдущих поколений DRAM, применение КМОП-технологии позволяет значительно снизить уровень энергопотребления микросхем памяти.

В отличие от управляемых током биполярных транзисторов, полевые транзисторы, или МОП-транзисторы, управляются напряжением. Существуют транзисторы с p-каналом и n-каналом.

Металлический затвор изолируется от поверхности полупроводника тонким слоем диэлектрика — оксида кремния (поэто-

му технология и носит название Metal Oxide Semiconductor, так как при этом используется структура металл—окисел—полупро- водник). Однако в настоящее время вместо металла в качестве материала затвора используется поликристаллический кремний. Если к затвору приложено соответствующее напряжение, то на поверхности полупроводника формируется проводящий канал, который соединяет области стока и истока и обеспечивает протекание тока между ними.

Процессы, происходящие внутри n-канального транзистора

Подложка n-канального транзистора легирована донорной примесью, т.е. в ней создаётся избыточное количество неосновных носителей заряда (дырок). Если к затвору будет приложено положительное по отношению к подложке напряжение, то в непосредственной близости от оксидного слоя, отделяющего затвор от подложки, образуется зона объёмного заряда, в которой количество дырок резко снижено.

Во всем объёме полупроводника, включая зону объёмного заряда, в процессе генерации и рекомбинации постоянно образуются и исчезают носители заряда. Вследствие этого, при наличии разницы потенциалов на границе между полупроводником и изолирующим оксидным слоем, электроны мигрируют к поверхности диэлектрика, а дырки — к подложке. Электроны, скапливающиеся на поверхности диэлектрика, формируют токопроводящий слой, называемый также инверсным слоем, заряд которого противоположен заряду материала подложки (см. Рис. 6.7).

«Соседствуя» с p-n-переходами истока и стока (сильно легированных областей, которые служат для подключения к токопроводящим цепям внутри микросхемы), ин-

INFSEMI_2-Text.fm, стр. 235 из 589 (September 3, 2010, 17:05)

6.2. Принцип работы и область применения DRAM 235

n-канальный транзистор

Слой SiO2		Поликристаллический
		кремний
(изоляция затвора)
		Затвор
Сток		Исток
	n	n
Подложка (p)		Область истока
		Инверсный слой
		L
Область стока	Длина канала

Рис. 6.7. Схематическое изображение структуры n-канального транзистора.

версионный слой может быть сформирован очень быстро за счёт притока электронов из этих областей. Поскольку напряжения исток—подложка VSB и сток—подложка положительны, соответствующие p-n-пере- ходы смещены в обратном направлении, вследствие чего они оказываются изолированными от подложки.

Наличие инверсионного слоя обеспечивает создание токопроводящего канала между истоком и стоком. Для образования инверсионного слоя необходимо, чтобы напряжение на затворе превышало некоторое пороговое значение Vt.

Пороговое напряжение зависит также от напряжения исток—подложка VSB из-за управляющего влияния подложки. Причина данного влияния заключается в том, что заряд затвора, величина которого при сильной инверсии является постоянной, может различным образом распределяться между инверсионным слоем и зоной объёмнопространственного заряда (при этом заряды указанных областей взаимно противоположны по знаку). С ростом напряжения VSB

p-канальный транзистор

Слой SiO2		Поликристаллический
		кремний
(изоляция затвора)
		Затвор
Сток		Исток
	p	p
Подложка (n)		Область истока
		Инверсный слой
		L
Область стока	Длина канала

Рис. 6.8. Схематическое изображение структуры p-канального транзистора.

увеличивается ширина зоны объёмно-про- странственного заряда, соответственно уменьшаются заряд и ширина инверсионного слоя. Неприятным следствием данного эффекта является увеличение порогового напряжения.

Впринципе, всё описанное выше вполне применимо к p-канальным транзисторам (см. Рис. 6.8) с учётом обратной полярности напряжений. Однако в p-канальном транзисторе носителями заряда являются не электроны, а имеющие гораздо меньшую подвижность дырки. Это приводит к тому, что при прочих равных условиях n-каналь- ный транзистор обеспечивает в 2-3 раза больший коэффициент усиления по току, чем p-канальный.

ВКМОП-схемах (см. Рис. 6.9) n-каналь- ные и p-канальные транзисторы формируются на одной и той же подложке. Для того чтобы сформировать p-канальный транзистор на p-подложке, при помощи повторного легирования создаётся так называемый n-карман (локальная область, обогащённая электронами).

n-канальный транзистор			p-канальный транзистор
Слой SiO2		Поликристаллический	Слой SiO2		Поликристаллический
(изоляция затвора)		кремний	(изоляция затвора)		кремний
		Затвор			Затвор
Сток		Исток	Сток		Исток
	p	p		n	n
		n-карман Область истока			Область истока
		Подложка (p)
		L			L
Область стока	Длина канала		Область стока	Длина канала

Рис. 6.9. Схематическое изображение структуры комплементарной пары транзисторов, выполненных по КМОП-технологии.

INFSEMI_2-Text.fm, стр. 236 из 589 (September 3, 2010, 17:05)

236 6. Память

Для транзисторов с малой (менее 1 мкм)

длиной канала наблюдается снижение по-

D1

рогового напряжения из-за уменьшения за-

Контактная

ряда в зоне объёмно-пространственного за-

R

Вход

ряда под влиянием зарядов, находящихся в

площадка

(вывод)

зонах стока и истока. Это, в свою очередь,

микросхемы

приводит к увеличению заряда инверсион-

D2

ного слоя, и пороговое напряжение умень-

шается. Дополнительным фактором, влия-

ющим на пороговое напряжение, является

Рис. 6.10. Схема защиты выводов микросхем

напряжение сток—исток VDS.

DRAM от электростатического разряда.

Воздействие данного фактора проявля-

ется в том, что уменьшение длины канала и

диоды D1 и D2, которые открываются, если

рост напряжения

сток—исток вызывают

напряжение на входе превышает VDD или

снижение порогового напряжения затвора.

опускается ниже VSS.

В конце концов, это может привести к со-

Тиристорный эффект (эффект защёлки)

прикосновению зон истока и стока и появ-

лению тока между ними, которым невоз-

В полупроводниковых компонентах, из-

можно будет управлять, изменяя напряже-

готовленных по КМОП-технологии, облас-

ние затвора. То есть, возникнет так называ-

ти истока, затвора и подложки образуют па-

емый пробой.

разитный биполярный транзистор, кото-

ESD-чувствительность (пробой

рый обычно не создаёт никаких проблем,

поскольку его p-n-переходы смещены в об-

диэлектрика)

ратном направлении и находятся в непро-

Диэлектрический слой изоляции затвора

водящем состоянии. Однако если по тем

имеет очень малую толщину, поэтому су-

или иным причинам напряжение ис-

ществует вероятность его пробоя. Это про-

ток—подложка (VSB) изменится таким обра-

исходит, если напряжение затвор—подлож-

зом, что станет отрицательным, то паразит-

ка настолько велико, что токопроводящий

ный p-n-переход окажется смещённым в

канал «захватывает» и часть оксидного

прямом направлении и начнёт проводить

слоя, в результате транзистор окончательно

ток. Если в КМОП-микросхеме имеется

выходит из строя.

последовательность n-p-n и p-n-p-перехо-

Выбросы напряжения, приводящие к пе-

дов (а при использовании данной техноло-

чальным последствиям такого рода, на

гии такие последовательности встречаются

практике происходят довольно часто. Как

достаточно часто), то формируется структу-

правило, их причиной является разряд че-

ра, аналогичная тиристору (четырёхслой-

рез электронный компонент, изготовлен-

ному транзистору). Как известно, тиристор

ный по КМОП-технологии, электростати-

обладает способностью сохранять устойчи-

ческого заряда, накопившегося на людях

вое открытое состояние («защёлкиваться»

или механизмах.

подобно триггеру), т.е. после открывания

Подобное повреждение называется про-

тиристора закрыть его можно лишь сняти-

боем диэлектрика под воздействием элект-

ем напряжения питания. Таким образом,

ростатического

разряда

(ElectroStatic

тиристорный эффект приводит к возникно-

Discharge — ESD). Пробои возникают, в ос-

вению высокого сквозного тока (тока ко-

новном, в транзисторах, находящихся в не-

роткого замыкания) между шинами пита-

посредственном контакте с внешним ми-

ния VDD и VSS КМОП-микросхемы, что, как

ром, т.е. во входных и выходных каскадах

правило, означает выход микросхемы из

микросхем DRAM или иных устройств, из-

строя.

готовленных по МОП-технологии.

С целью противодействия данному явле-

Для того чтобы исключить возможность

нию разработаны определённые меры. Там,

повреждения микросхем DRAM в результа-

где это возможно, практикуется простран-

те воздействия электростатического разря-

ственное разделение

комплементарных

да, в них встроены дополнительные защит-

транзисторных пар. В других случаях ис-

ные элементы (см. Рис. 6.10). Резистор R

пользуются защитные кольца вокруг n-кар-

ограничивает пиковый ток через защитные

манов или выводов подложки. Эти кольца

						INFSEMI_2-Text.fm, стр. 237 из 589 (September 3, 2010, 17:05)
				6.2. Принцип работы и область применения DRAM 237
	снижают сопротивление между эмиттером					проходить через p-канальный МОП-тран-
	и базой паразитного биполярного транзис-					зистор, а сигнал логического 0 — через
	тора и уменьшают вероятность возникнове-					n-канальный МОП-транзистор.
	ния эффекта защёлки.					Можно также использовать характерис-
		Вероятность возникновения данного эф-				тики переключения n-канальных и p-ка-
	фекта может быть также значительно					нальных МОП-транзисторов при реализа-
	уменьшена за счёт применения технологии,					ции логического КМОП-инвертора (в этой
	в которой высокоомный эпитаксиальный					схеме исток n-канального транзистора под-
	слой создаётся на сильно легированной					ключён к земле, а исток p-канального тран-
	низкоомной подложке. А			использование		зистора — к положительной шине пита-
	глубоких, сильно легированных n-карманов					ния). Когда на входе инвертора присутству-
	(так называемая технология ретроградного					ет уровень логической 1, n-канальный
	легирования n-карманов) позволяет обой-					транзистор полностью открывается, а p-ка-
	тись без установки защитных колец.					нальный транзистор остаётся в закрытом
	Характеристики переключения КМОП-					состоянии; при этом напряжение на выходе
						будет равно нулю. Если же на входе инвер-
	микросхем
						тора присутствует уровень логического 0, то
		Для включения n-канального МОП-				p-канальный транзистор открывается, а
	транзистора с		индуцированным каналом			n-канальный — закрывается, и напряжение
	требуется, как минимум, обеспечить неко-					на выходе будет равно напряжению пита-
	торое положительное пороговое напряже-					ния. Таким образом, в каждый момент вре-
	ние затвор—исток (VGS(th)). Поэтому при					мени один из комплементарных транзисто-
	передаче логической 1 максимально воз-					ров полностью открыт, а другой — полно-
	можное напряжение на стоке МОП-тран-					стью закрыт, что предотвращает возникно-
	зистора должно быть ниже управляющего					вение сквозного тока в процессе переклю-
	напряжения на его затворе на величину по-					чения сигналов. Кроме того, такое схемное
	рогового напряжения (т.е. сигнал логичес-					решение означает, что «непроизводитель-
	кой 1 передаётся с ослаблением). Зато p-ка-					ные» потери тока при переключении
	нальный транзистор передаёт сигнал логи-					КМОП-элемента оказываются чрезвычай-
	ческой 1 без ослабления, поскольку в этом					но малы.
	случае напряжение на его затворе соответ-					Тем не менее, КМОП-микросхема всё же
	ствует уровню логического 0, т.е. напряже-					потребляет ток. Во-первых, для переключе-
	ние VGS гораздо больше, чем отрицательное					ния транзистора необходимо накопить на
	пороговое напряжение VGS(th). С другой сто-					его затворе заряд определённой величины.
	роны, n-канальный транзистор лучше ис-					А перемещение заряда — это, собственно
	пользовать при переключении сигнала из					говоря, и есть электрический ток, и он бу-
	состояния логической 1 в состояние логи-					дет течь в цепи управления транзистором до
	ческого 0, так как сигнал логического нуля					тех пор, пока требуемое количество заряда
	будет передаваться без ослабления, пос-					не попадёт на затвор. Во-вторых, ИС
	кольку VGS вновь оказывается гораздо боль-					КМОП содержит такие схемные элементы,
	ше, чем пороговое напряжение VGS(th). На-					в которых предумышленно (например, в
	против, для p-канального транзистора при					модуле стабилизатора напряжения) или не-
	переключении сигнала логического 0 на-					предумышленно (из-за «мелких» ошибок в
	пряжение на стоке отличается от входного					разводке соединений) протекают уравнива-
	на величину порогового напряжения.					ющие токи. Поэтому даже при работе в ста-
		Таким образом, если требуется создать				тическом режиме КМОП-микросхема всё-
	логический элемент, который обеспечит					таки имеет некоторые потери.
	переключение		логических	сигналов	как	Конечно, львиная доля потребления то-
	ВЫСОКОГО, так и НИЗКОГО уровня с					ка приходится на активный режим работы.
	пренебрежимо малыми потерями, необхо-					Например, микросхема DRAM потребляет
	димо соединить n-канальный и p-каналь-					50…500 мА в активном режиме и менее 5 мА
	ный транзисторы параллельно, а управле-					в режиме ожидания.
	ние ими осуществлять комплементарными					В отличие от «чисто» переключательных
	тактовыми сигналами. При этом сигнал ло-					КМОП-микросхем, реализация ключевого
	гической 1 (ВЫСОКОГО			уровня)	будет	режима работы устройств, выполненных по

INFSEMI_2-Text.fm, стр. 238 из 589 (September 3, 2010, 17:05)

238 6. Память

	технологии n-МОП, требует использования			Память SDRAM организована в виде на-
	дополнительного резистора в схеме инверто-			бора так называемых банков данных, что
	ра. Поэтому такие устройства, хотя и явля-			обеспечивает дополнительные возможнос-
	ются высокоомными, характеризуются зна-			ти по управлению памятью и создаёт своего
	чительно более высоким уровнем потерь при			рода «третье измерение» в матрице хране-
	переключении, чем КМОП-схемы.			ния информации. Развитие новых техноло-
	6.2.7. Внутренняя структура и принципы			гий производства модулей памяти привело
				к увеличению степени интеграции, т.е. для
	работы DRAM			реализации б=ольших объёмов памяти тре-
	Микросхема	DRAM организована как		буется меньшее количество модулей. Пла-
				той за это стало уменьшение гибкости уп-
	матрица. В массиве хранения данных (стра-
				равления памятью. Поскольку для каждого
	нице) строки соответствуют словам данных,
				из модулей памяти в любой момент време-
	а столбцы — битам. Реальное соответствие
				ни активной является только одна строка
	внешнего адреса внутреннему расположе-
				(обращение к памяти осуществляется путём
	нию информации определяется физичес-
				выбора строки), количество строк, которое
	ким распределением ячеек внутри кристал-
				может быть выбрано одновременно, умень-
	ла, а также	требуемой	производитель-
				шается с уменьшением количества моду-
	ностью и пространством, необходимым для
				лей. Использование же технологии банков
	их размещения.
				позволяет осуществлять обращение к мик-
	Адресация в микросхеме DRAM			росхеме памяти как к набору из двух, четы-
	Адресация данных осуществляется в дво-			рёх и более виртуальных модулей (страниц).
				При этом функциональные узлы и блоки
	ичном коде. Это значит, что если имеется
				(например, входные каскады и схема реге-
	1М (1 048 576) ячеек, то необходимо задей-
				нерации динамической памяти), которые
	ствовать 20 адресных линий (по одной ли-
				необходимы для работы всей микросхемы в
	нии можно адресовать две ячейки, по двум
				целом, являются общими для всех банков.
	линиям — 4 ячейки, по		трём линиям —
				В остальном, каждый банк работает незави-
	8 ячеек, а двадцать линий обеспечивают ад-
				симо от других. Соответственно, при обра-
	ресацию 220 ячеек). В отличие от статичес-
				щении к микросхеме памяти SDRAM вмес-
	кой памяти, в микросхемах DRAM исполь-
				то индивидуального сигнала выбора каждо-
	зуется мультиплексирование адреса, поэто-
				го дискретного модуля памяти теперь ис-
	му для адресации 1 Мбит требуется только
				пользуются общий сигнал выбора кристал-
	10 линий адреса вместо 20. Именно с данной
				ла и двоичный адрес выбираемого банка.
	целью структура памяти DRAM организова-
	на в виде двумерной матрицы; при этом су-			Организация DRAM
	ществует определённое различие в адреса-
	ции по оси X и по оси Y матрицы, или, в тер-			Одной из основных причин разработки
	минах, используемых при описании микро-			DRAM было стремление обеспечить малые
	схем DRAM, — по адресам строк и столбцов.			размеры корпуса микросхемы при относи-
	Итак, с помощью десяти адресных линий			тельно больших объёмах хранимых данных.
	можно адресовать 1024 строк и 1024 столб-			Поэтому первые такие микросхемы имели
	цов. Матрица из 1024 строк и 1024 столбцов			не только меньшее, по сравнению с микро-
	содержит соответственно		1 048 576 ячеек	схемами статической памяти, количество
	микросхемы DRAM объёмом 1 Мбит.			адресных линий (мультиплексированных),
	Временное мультиплексирование адрес-			но и только один вход и один выход дан-
	ных линий осуществляется посредством			ных. В следующих поколениях DRAM, на-
	внешних команд, поступающих в микро-			чиная с объёма памяти 64 Кбит, была реа-
	схему DRAM. Адрес строки поступает с ко-			лизована идея разделения всей доступной
	мандой Activate, а адрес столбца — с коман-			памяти на четыре области (сегмента), при
	дами Read или Write. В течение интервала			этом каждый из указанных сегментов имел
	времени между приходом этих команд со-			свой вход/выход данных. Как и прежде,
	держимое выбранной линии считывается в			движущей силой инноваций стали дости-
	соответствии с процедурой, которая более			жения в области микроминиатюризации:
	детально будет описана ниже.			при одинаковом объёме памяти один чип

INFSEMI_2-Text.fm, стр. 239 из 589 (September 3, 2010, 17:05)

6.2. Принцип работы и область применения DRAM 239

нового поколения (версии 4) заменял 4 модуля памяти предыдущего поколения (версии 1). А это открывало прямую дорогу к созданию следующих поколений памяти с меньшими геометрическими размерами кристалла и меньшим энергопотреблением.

Помимо способа адресации, важнейшее значение имеет общий объём задействованной памяти. Например, если для обработки графической информации требуется 128-битная шина данных, то для её создания потребуется использовать 32 модуля с организацией 4 (что, собственно, и даст 128 линий ввода/вывода). При использовании 256-мегабитных микросхем DRAM суммарный объём графической памяти составит 8 Гбит (1 Гбайт), что значительно больше, чем объём основной памяти компьютеров 2003./2004 годов выпуска. С другой стороны, при использовании модулей с организацией 32 общий объём видеопамяти будет равен всего лишь 128 Мбайт.

Появление модулей с большим количеством вводов/выводов облегчило создание систем с меньшим количеством компонентов и, следовательно, с меньшим энергопотреблением. Однако плата за большее количество выводов микросхемы заключалась в увеличении габаритов её корпуса или в повышенных затратах на новую и дорогую технологию установки кристаллов в корпус

сменьшим шагом выводов.

Вотличие от устаревших модулей памяти

сорганизацией 1, в наше время в микросхемах памяти принято использовать совмещённые линии ввода/вывода данных. Это не создаёт проблем при их использовании, поскольку процессорная шина организована аналогичным образом. Впрочем, некоторые современные микросхемы всётаки имеют раздельные входы и выходы данных, что позволяет одновременно считывать и записывать данные. При использовании же универсальных линий ввода/вывода какие-либо данные не могут быть считаны из модуля памяти до того, как будет завершён цикл их записи в память.

Скремблирование

Когда речь идёт о необходимости «физической» проверки ячеек памяти на неисправность или проведения тестовой записи в массив ячеек специальной последовательности данных, следует помнить, что реаль-

ное расположение ячеек памяти на кристалле не соответствует представлениям об «идеальной» матрице. Одна из причин этого состоит в том, что кристалл обычно не является квадратным. Другая, гораздо более важная причина заключается в стремлении производителей модулей памяти разместить как можно больше ячеек на минимальной площади кристалла и сократить время их адресации до минимума. Иными словами, чтобы записать данные в интересующую нас ячейку или прочитать их оттуда, предварительно потребуется осуществить преобразование адреса.

Для того чтобы появилась возможность физического обращения к той или иной ячейке памяти, её адрес должен быть расшифрован с использованием специальной программы или с помощью таблицы перекодировки адреса. Перекодировка состоит в преобразовании адреса, позволяющем определить, какая именно ячейка на кристалле была адресована, поскольку физический адрес ячейки, реально выставляемый на адресных входах микросхемы, отличается от её логического адреса.

Поэтому для упрощения процесса тестирования большого количества микросхем DRAM при их массовом производстве для каждого типа DRAM разрабатываются и программируются специальные устройства, так называемые дешифраторы адреса (скремблеры), которые преобразуют логический адрес, поступающий с выхода генератора адресов, в физический адрес ячейки памяти.

Поскольку принципы физической адресации ячеек памяти в микросхемах, разработанных различными производителями, обычно различаются, для управления адресацией этих микросхем должны использоваться соответствующие скремблеры. Впрочем, скремблеры могут видоизменяться даже для различных версий одной и той же микросхемы от одного и того же производителя. Сведения об алгоритме скремблирования обычно не приводятся в спецификации, такая информация может быть предоставлена производителем лишь по особому запросу.

Помимо скремблирования адресов, важную роль играет и скремблирование данных. Как будет показано ниже (см. подраздел «Считывание данных»), в зависимости от того, к слову (строке) или к столбцу стра-

INFSEMI_2-Text.fm, стр. 240 из 589 (September 3, 2010, 17:05)

240 6. Память

	ницы памяти происходит обращение, ре-	нии избыточных элементов на кристалле
	альная запись данных в ячейки памяти осу-	снижается. Это дает возможность изготав-
	ществляется в прямом или инверсном виде.	ливать чипы меньшего размера и, соответ-
	При анализе состояния массива ячеек чрез-	ственно, увеличить их количество, получае-
	вычайно важно знать, какая в действитель-	мое из исходного полуфабриката — полу-
	ности информация была записана в ту или	проводниковой пластины.
	иную ячейку. Использование скремблера	Для того чтобы дефекты отдельных ячеек
	данных позволяет записывать в ячейки па-	не становились причиной фатальных отка-
	мяти именно ту информацию, которая не-	зов всей микросхемы, предусмотрена воз-
	обходима.	можность устранения неисправностей пря-
	Следует отметить, что скремблирование	мо в ходе технологического цикла. Кроме
	данных должно осуществляться с учётом	основного массива ячеек, на кристалле со-
	того, проводилось или нет предварительное	здаются дополнительные строки и столбцы
	скремблирование адресов. Если преобразо-	ячеек, которые могут быть использованы
	вание адреса имело место, то скремблиро-	вместо дефектных. Поскольку количество
	вание данных осуществляется иначе, чем в	этих дополнительных элементов ограниче-
	ситуации, когда скремблирование адресов	но, некоторые дефекты не могут быть ис-
	не проводилось.	правлены, поэтому определённое количест-
	Избыточность	во чипов всегда оказывается непригодно к
		дальнейшему использованию.
	Вне зависимости от количества ячеек па-	Возможность замены дефектных ячеек
	мяти, которое может быть размещено на	на заведомо исправные из числа избыточ-
	кристалле, необходимо, чтобы все они, до	ных ячеек обеспечивается тем, что адрес не-
	единой, сохраняли работоспособность в ра-	исправной ячейки памяти записывается
	бочем диапазоне эксплуатационных пара-	(«прожигается») в банк адресов, соответ-
	метров. Поскольку размеры внутренней	ствующий избыточной строке. Каждый та-
	структуры микросхемы относятся к суб-	кой банк, через который осуществляется
	микронному диапазону, как правило, не-	управление адресацией всех строк и столб-
	возможно предотвратить все единичные от-	цов матрицы дополнительных ячеек, с тех-
	казы. Так, например, в процессе производ-	нической точки зрения представляет собой
	ства кристалла мелкие пылевые частицы	программируемое ПЗУ (PROM). Его про-
	могут оказать негативное влияние на фор-	граммирование осуществляется после про-
	мирование отдельных ячеек и их последую-	ведения тестов и обнаружения неисправ-
	щую работу. При этом с финансовой точки	ных ячеек. Существует два метода реализа-
	зрения очень важно, чтобы в продажу пос-	ции данной процедуры: разрушение лучом
	тупали только абсолютно исправные мик-	лазера (прожиг) металлических перемычек,
	росхемы.	соответствующим	образом	внедрённых в
	На начальном этапе разработки новой	структуру кристалла ПЗУ, или расплавле-
	микросхемы DRAM, когда технология её	ние этих перемычек вследствие кратковре-
	изготовления ещё недостаточно отработа-	менной токовой перегрузки калиброванной
	на, введение избыточности является одним	амплитуды и длительности. После програм-
	из основных способов повышения надёж-	мирования логическая схема адресации бу-
	ности готовой продукции. Количество из-	дет «знать», обращения к каким из адресов
	быточных элементов, которое может быть	должны быть перенаправлены на соответ-
	размещено на кристалле, определяется тем,	ствующую строку	дополнительных ячеек
	сколько свободного пространства удастся	памяти.
	(тем или иным способом) зарезервировать	Ячейки памяти
	для их размещения. Наличие избыточных
	элементов позволяет увеличить выход год-	Ячейка памяти состоит из конденсатора
	ных микросхем на 30…40%, а порой и ещё	и управляющего транзистора. Конденсатор
	больше. По мере того как первые образцы	представляет собой созданный в кристалле
	изготовленных кристаллов DRAM «нараба-	токопроводящий	слой,	изолированный
	тывают» определённый срок службы, а про-	слоем диэлектрика (оксида кремния) от
	изводственный процесс становится всё бо-	подложки (общей для всех ячеек). Он мо-
	лее отлаженным, потребность в размеще-	жет находиться в одном из двух состояний

INFSEMI_2-Text.fm, стр. 241 из 589 (September 3, 2010, 17:05)

6.2. Принцип работы и область применения DRAM 241

(«заряжен» или «разряжен»), соответствующих логической единице и логическому нулю. Ёмкость конденсатора тем больше, чем больше площадь поверхности проводящего слоя и чем меньше толщина изолирующего оксидного слоя. Значение ёмкости конденсатора должно позволять уверенно отличать логическую 1 от логического 0 при считывании содержимого ячейки.

Пока объём памяти микросхем не превышал 1 Мбит, конденсаторы ячеек памяти располагались непосредственно на поверхности кремниевого кристалла параллельно подложке. Но уже начиная с поколения микросхем с объёмом памяти 4 Мбит от использования планарных ячеек пришлось отказаться, даже несмотря на совершенствование технологий создания сверхтонких диэлектрических слоёв. В обиход вошли трёхмерные структуры — так называемые канавки. Как следует из их названия, канавки — это выемки или специальным образом протравленные углубления в кремниевой пластине. Поверхность такой канавки используется как обкладка конденсатора, чем обеспечивается высокая ёмкость при ограниченной площади конденсатора.

Поскольку управлять процессом создания таких канавок достаточно сложно, ряд производителей полупроводниковых компонентов разработали так называемые стековые ячейки памяти. В сущности, стековая ячейка — это вариант ячейки с трёхмерной структурой, когда вместо канавок для увеличения ёмкости на поверхности полупроводника создаются выступы.

Считывание данных

Значительной проблемой с точки зрения разработки и функционирования DRAM является вопрос организации считывания данных из ячейки памяти. Дело в том, что данные хранятся в виде заряда на конденсаторе очень малой ёмкости (примерно 25…30 фФ), к тому же эта ёмкость может снижаться под воздействием различных факторов. Следовательно, для обеспечения уверенного распознавания данных необходимо использовать усилитель заряда.

Конденсатор каждой ячейки подключён или, как иногда говорят, «подвешен» к коммутирующему транзистору, через который проходит ток его заряда или разряда. Этот транзистор управляется (открывается или закрывается) сигналом выбора строки

(wordline). Данные считываются или записываются в ячейку через соответствующую линию столбца (bitline), к которой подключён коммутирующий транзистор. При записи не возникает никаких проблем, поскольку необходимый для изменения состояния ячейки заряд поступает от источника питания. При считывании данных из ячейки её конденсатор подключается к линии (шине) столбца. Заряд конденсатора изменяется, это изменение воздействует на чувствительный усилитель (так называемый усилитель считывания) и усиливается, благодаря чему можно уверенно определить, соответствует ли это значение логическому 0 или логической 1.

Линия столбца представляет собой пару комплементарных шин, каждая из которых подключена к усилителю считывания. Эти шины обозначаются соответственно как основная (BT) и дополнительная (BC). Конденсатор каждой ячейки памяти соединён через канал соответствующего полевого транзистора с шиной столбца; затвор транзистора управляется сигналом выбора строки. Когда такой сигнал поступает (строка активируется), все ячейки из этой строки подключаются к соответствующим шинам столбцов. В результате напряжение на каждой из шин столбца изменяется под влиянием заряда, стекающего в неё из ячейки памяти. Указанное изменение довольно мал=о и определяется соотношением ёмкости конденсатора ячейки и ёмкости шины (которое приблизительно равно 1:5), но оно может быть зарегистрировано. Для этого используется усилитель считывания, который по минимальному изменению напряжения на шине столбца корректно распознаёт данные. Каждая шина столбца имеет один p-канальный и один n-канальный усилитель считывания. Их функция заключается в усилении малого напряжения на конденсаторе ячейки памяти, которая подключается к комплементарным шинам столбца после активации строки, поскольку только так можно однозначно различать напряжения, соответствующие логическому 0 и логической 1. Более детальное рассмотрение процесса считывания данных из ячеек памяти выходит за рамки данной книги; скажем только, что этот процесс определяется конструкцией микросхемы памяти и конкретными принципами организации считывания.