Elektronika_i_skhemotekhnika

Рис. 5.1

Чтобы устранить последний недостаток, вводят второй источник питания -Uп2, а источник uC подключают к общему узлу (рис. 5.3, а). Можно сделать ток IH=0 при uC =0 за счет включения резистора RH в диагональ уравновешенного моста. Напряжение на диагонали равно нулю (UK1=UK2) при отсутствии сигнала. Подсоединив базу транзистора к общему узлу создают напряжение Uбэ=Uп2 - URЭ, отпирающее транзистор. Кроме того, недостатком схемы рис. 5.3, а является то, что при изменении UП+ΔUП ,.ток коллектора остается неизменным, а его коллекторное напряжение станет равным UK1+ΔUП, в то время как в другом плече моста оно станет UK2+ ΔUП RRЭ/ (RKЭ + Rбал), приводящее к возникновению тока через Rн при отсутствии изменения uC

.Очевидно, необходимо сделать мост полностью симметричным (рис. 5.3, б) и транзисторы T1 и T2 должны иметь равными следующие параметры:

h(1)21=h(2)21; I(1)K0=I(2)K0; T1=T2; Uбэ1 =Uбэ2; Uбэ1(T)= ΔUбэ2(T); UK1=UK2.

При выполнении этих условий напряжения UKi будут равными при изменении UП1 и UП2, так и при изменении температуры Т в широком диапазоне.

Усиление сигнала здесь выполняется только транзистором T1 и согласно (4.10) KU ≈ -( Rбал ||RН )/ RЭ и не может быть большим из-за большого сопротивления RЭ. Увеличить коэффициент усиления можно, если сигнал подавать в противофазе на транзистор T2, например, на эмиттер (рис. 5.4, а). Так как напряжение на эмиттере T1 (UЭ) повторяет по фазе и амплитуде напряжение UС, т.е. UЭ ≈UС, то Uбэ2 = - UЭ ≈ -UС. Коэффициент усиления

с.диф

каскада будет тем больше, чем меньше будут приращения тока I0 =IЭ2 +IЭ1 при изменении uC. В пределе все приращения ∆IЭ1 должны равняться приращениям -∆IЭ2, т.е. I0 должен оставаться постоянным, а это возможно будет, если в цепи эмиттеров вместо RЭ включить источник тока I0 . В источник тока можно преобразовать UП2, соединение последовательно с ним резистор RЭ с весьма большим сопротивлением. Это приведет к снижению I0 =IЭ2 +IЭ1 до весьма малых величин, при которых h21 станет намного меньше, чем при оптимальном значении IК опт (рис. 5.4, б). Для сохранения приемлемого значения IЭ можно с увеличением сопротивления RЭ увеличивать и UП2, но последнее совместно с UП1 не должно превышать по соображениям пробоя UКЭ мах.

Выход из противоречий можно найти, учтя разный характер требований к выходному сопротивлению источника тока для постоянного тока I0 и его приращений ∆I0 . Ток I0 должен быть достаточно большим (≈2IК опт), а приращения ∆I0 тока должны быть возможно меньшими (∆I0→0). Одновременно совместить эти требования можно с помощью нелинейного элемента (рис. 5.4, в), для которого U0 /I0= R0<< ∆U0 /∆I0=rдин. Легко видеть, что зависимость I(U) соответствует характеристике транзистора IK(UKЭ), при

Iб=const

Таким образом, приходим к схеме рис. 5.5, а, называемой токовым зеркалом. Заменив сопротивление RЭ в схеме рис. 5.4, а источником тока, получим схему дифференциального каскада рис. 5.5, в. Считая ,в первом приближении, выходное сопротивление Rвых источника тока I0 много больше входного сопротивления RвхОБ транзистора T2, включенного в данном случае по схеме с общей базой, можно схему усилителя рис. 5.5, в для приращений преобразовать в схему рис. 5.5, г.

Коэффициент усиления напряжения для дифференциального сигнала, поданного на один вход (U ), найдем из схемы замещения (рис. 5.6, а) усилителя (рис. 5.5, в). Дифференциальный сигнал отличаем от синфазного Uс.сф (рис. 5.6, б), подаваемого на оба входа усилителя и имеющего идентичные мгновенные значения и фазы. Синфазными сигналами являются атмосферные и сетевые помехи, изменения напряжения источников питания Uп1 иUп2 , приведенного к входу усилителя выходного напряжения в зависимости от изменения температуры и т.п.

При выводе Ku учтем, что для приращения напряжений (рис. 5.6, а) Rвх.об включено параллельно Rвых.Iо, а поэтому в цепи эмиттера Т1 Будет

≈ rк*

сопротивление примерно равное Rвх.об								= h11/(h21+1). В соответствии с
уравнением (5.11) и, учтя, что ∆Iэ1 = ∆Iэ2 имеем
Kuдиф		Uн			2h21(Rбал1 // RН )
		Uс.диф			Rс Rвх.диф
									,		(5.1)
		2h21(Rбал1 // RН )					2h21(Rбал1 // RН )
	Rс h11		(h21 1)[h11 / h21 1]					Rс	2h11

Rвх.диф

где коэффициент 2 отражает взаимосвязь транзисторной пары Т1 и Т2 дифференциального каскада.

Отметим, что в интегральной схеме трудно выполнить из-за технологических и экономических ограничений Rбал>>Rн, поэтому для повышения Kuдиф. Балластные сопротивления заменяют подобно замене Rэ двумя источниками одинакового постоянного тока I1 =I2 =I0/2=IкА (рис. 5.7).

Входное сопротивление дифференциального каскада, как видно из (4.2),

равно

Rвх.диф≈2h11	(5.3)
а выходное
Rвых.диф ≈ Rбал.	(5.4)

Для синфазного сигнала (рис. 5.6, б) приращения эмиттерных токов I1 и I2 одинаковы при равных h21 и направлены к источнику тока I0 Поэтому оба транзистора работают по схеме усилителя с общим эмиттером, в цепи которого включено весьма большое сопротивление эмиттера, равное Rвых.диф источника I0.. Коэффициент усиления такого каскада

	Kui	Uki			(Rбал // Rн )		(Rбал // Rн )	(5.5)
		U	c.cф		R		r* / 2
					э		k

будет скорее всего меньше 1 из-за большого rк* и α= =h21/(h21+1)≈1. При полной симметрии схемы ∆Uк1=∆Uк2 и усиление синфазного сигнала будет равно нулю. Реально имеются отклонения Rбал =Rбал1 =Rбал2 ±ΔRбал, α=α1=α2±Δα Следовательно, получим некоторое небольшое значение коэффициента усиления. Для сравнения различных усилителей по Kuдиф и Kuсф вводят

относительный коэффициент ослабления синфазного сигнала

Kослсф 20 lg Kuсф / Kuдиф ,

(5.6)

которое в реальных усилителях имеет значение –(60-120) дБ для различных типов усилителей.

Таким образом, дифференциальный усилитель позволяет весьма эффективно подавлять синфазные помехи. Это и определяет его широкое применение в различных сложных электронных устройствах.

5.3.2. Дифференциальный каскад с повышенным коэффициентом усиления

Для повышения коэффициента усиления дифференциального каскада необходимо сделать возможно большими балластные сопротивления, включѐнные в коллекторы транзисторов. С этой целью включают источники тока вместо балластных сопротивлений. Дифференциальный каскад этого типа приведѐн на рис. 5.7, где источник тока I0 создает в транзисторе T3 ток эмиттеров T1 и T2. Выходное сопротивление дифференциального каскада с одинаковыми источниками тока (токовым зеркалом) на транзисторах Т5 и Т6 приближается к rк*/2. Отсюда возникает потребность в усилителе тока на транзисторе T8, имеющем большое входное сопротивление. С помощью резистора Rcм осуществляют балансировку параметров транзисторов T5 и T6, устраняющую их технологический разброс.

Рис.5.7. Схема дифференциального усилителя с повышенным коэффициентом усиления

Рассмотрим более подробно действие усилителя по схеме рис. 5.7. Когда на входе действует сигнал ΔUc , то он преобразуется транзисторами T1 и T2 в приращения их коллекторных токов соответственно ΔI и -ΔI. Приращение тока ΔI передается токовым зеркалом в коллектор транзистора T6. Через выходной узел дифференциального каскада идет ток базы T8 :

Iб8= Ik2-Ik6=I0/2- I-(I0/2+ I)=-2ΔI.

Таким образом, токовое зеркало позволило перейти от выходного сигнала дифференциального каскада, снимаемого с коллекторов транзисторов T1 и T2, к выходному, снимаемому с одного коллектора без потери в коэффициенте усиления.

Покажем, что синфазный сигнал токовым зеркалом подавляется. В самом деле, синфазный сигнал приведет к равным токам коллекторов T1 и T2, а ток базы ΔIб8= I0/2- ΔI-(I0/2+ ΔI)=0. Отметим в связи с этим, что одинаковая нагрузка (тока базы транзисторов T7 и T8) левого и правого плеч дифференциального каскада способствует повышению коэффициента

ослабления синфазного сигнала. Следовательно,	желательно выполнить
Rэ3=Rэ4.
Коэффициент усиления дифференциального каскада с учетом Rс =0 и
Rбал≈rк*>>Rн дается выражением (5.1):
Ku≈-h21Rн/h11.	(5.7)

Сопротивлением нагрузки в рассматриваемом каскаде является входное сопротивление усилителя тока: Rн = Rвх ≈(h21+1) Rэ4. После подстановки в (5.7) этого значения находим

Ku≈-h21(h21+1) Rэ4 /h11.

(5.8)

Несложно выполнить неравенство Rэ4> h11, необходимое для повышения коэффициента усиления каскада. Пусть h21=102, тогда Ku >104, что позволяет уже для большинства применений не производить дальнейшего увеличения Ku Однако усиление тока выполнить необходимо для получения универсального усилителя. Кроме того, следует изменить постоянный потенциал выходного напряжения так, чтобы выполнялось Uвых=0 при Uc=0. Соответствующую схему рассмотрим в разделе, описывающем операционные усилители.

ГЛАВА ШЕСТЬ

6. ЭЛЕМЕНТЫ ЦИФРОВЫХ УСТРОЙСТВ

6.1. РЕАЛИЗАЦИЯ ОСНОВНЫХ ЛОГИЧЕСКИХ ФУНКЦИЙ И ЭТАЛОНОВ.

6.1.1. Диодные логические компоненты И.

В настоящее времяв цифровой техникеэлементами обычно считаютустройства, которые выполняют основные логические операции типа И, ИЛИ, И-НЕ, ИЛИ-НЕ. В двоичной логике входные и выходные сигналы этих элементов принимают два значения, соответствующих истинному высказыванию (его для краткости и возможности применить математическую логику обозначают 1) и ложному (его обозначают 0). В электронных схемах измеряемыми и наблюдаемыми переменными чаще всего являются напряжения и токи. Поэтому в пособии соотнесѐм логической единице высокий уровень

напряжения U	в		, а логическому нулю низкий уровень напряжения U	н		. Это

отношение соответствует так называемой положительной логике. В нижнем индексе обозначения напряжений поставлены точки, так как вместо них

подставляются названия узлов электронной цепи или сокращѐнное название напряжения в этом узле.

Конечно, в отличие от логических переменных, имеющих всего два

значения, реальные напряжения	U	в		и	U	н		имеют некоторое множество

значений, границы которых должны чѐтко соблюдаться. Это необходимо для того, чтобы логический элемент не создавал ошибочных сигналов от воздействия внешних электромагнитных помех, при изменении напряжений питания в заданных диапазонах, при изменении температуры окружающей

среды и т.д. Разность между минимальным значением U в и максимальным

значением	н		на входе логического элемента	определяет его
	U
помехоустойчивость, т.е. невосприимчивость элемента к				любым сигналам
меньших этой разности.

Теперь перейдѐм к более низкому этапу по иерархии в спиралевидной модели проектирования, в котором логический элемент будет рассматриваться как компонент, состоящий из элементов с более простыми функциями. Такими элементами будут резисторы, конденсаторы, диоды, транзисторы. Начинается проектирование с функционального аспекта.

Реальное проектирование невозможно строго изложить в рамках данного пособия, поэтому, следуя знаменитому французскому математику Джорджу Пойа, заменим строгий синтез правдоподобными рассуждениями, понимая правдоподобность как достаточно строгие но не полные выводы.

Итак, на входе и выходе логического компонента должно быть в идеальном случае только два существенно отличающихся значения напряжения. В практике чаще всего используют один источник питания с напряжением Uп. Поэтому одно значение напряжения (на выходе компонента),

соответствующее логической «1», примем равным Uнв Uп . Другое значение напряжения на нагрузке, соответствующее логическому «0», можно принять равным Uнн 0В .

Таким образом, в результате синтеза логического компонента И должны быть получены соотношения, приведѐнные в таблице истинности 1. В ней «0» и «1» являются логическими переменными соответствующим вышеуказанным уровням напряжениям в устройстве

Таблица 1

	uc1		uc2		uн
0	Uсн1	0	Uсн2	0	Uнн
0	Uсн1	1	Ucв2	0	Uнн
1	Uсв1	0	Uсн2	0 Uнн
1	Ucв1	1	Ucв2	1	Uнв

Таблица 2

	uc1		uc2		uн
0	Uсн1	0	Uсн2	0	Uнн
0	Uсн1	1	Ucв2	1	Uнв
1	Uсв1	0	Uсн2	1 Uнв
1	Ucв1	1	Ucв2	1	Uнв

Сформулированное функциональное задание теперь позволяет перейти к структурному аспекту проектирования, который начинается с этапа выбора принципа построения логического компонента. В рамках этого этапа выбирают элементный базис, если он не указан в задании на проектирование.

Начнѐм проектирование этого этапа с выбора простейшего элементного базиса (из соображений экономических и достаточно хорошего уровня надѐжности), т.е. будем использовать резисторы и диоды.

Анализ последнего столбца таблицы показывает, что напряжение питания попадает на нагрузку после ограничения его на низком уровне (желательно нулевом). Поэтому воспользуемся уже известными схемами ограничителей, построенных по параллельному или последовательному принципам. Так как необходимо ограничивать напряжение на нагрузке в зависимости от, например, двух независимых сигналов, то необходимо на каждый сигнал включить параллельно по одному ограничителю, работающих на общую нагрузку.

Итак, выбираем параллельный принцип построения ограничителей, у которых нагрузка и балластный резистор являются общими. В результате получается схема логического компонента (рис.1,а).

Проверим, удовлетворяет ли этот компонент поставленным условиям, выявим его достоинства и недостатки (функциональный аспект).

Безусловным достоинством схемы является минимально возможное число элементов. Это особенно важно в случае большого числа входных сигналов, так как при этом будет на каждый вход добавляться ровно один диод.

Теперь определим напряжения на нагрузке при разных значениях входных сигналов. Если напряжения uc1=uc2=0, то оба диода открыты. Падения

напряжений на них одинаковы U* (рис.1,б) и создают напряжение на нагрузке

U* Uнн 0,7 В . В комбинациях сигналов, при которых хотя бы один из диодов имеет напряжение равное нулю, на нагрузке будет оставаться

напряжение		равное 0,7В. Если же напряжения сигналов равны
U н	0,7 В,	i 1,2, то напряжение на нагрузке будет
сi

U н U н

U* 0,7 0,7 1,4В .

н

сi

д

Следовательно,

первый

недостаток структуры логического компонента

И состоит в зависимости уровня его напряжения

Uíí от уровня напряжения

сигнала Uснi .

При входных сигналах

U в

U в

U

п

оба диода

будут заперты, а

с1

с2

напряжение на нагрузке будет определяться делителем напряжения gбал, gн:

U в U

п

gбал

.

(1)

н

gбал gн

а)

б)

Iпр

мА

Uп=5 В

Rбал

uн

В

Uотп

U* мВ

uc1+

Iобр

Uобр

0

Uпр

+uc2

Rн

Iобр

пА

Рис.1

Как

видно

из

уравнения

(1),

для

того

чтобы

напряжение

Uнв

приближалось к Uп , необходимо выполнить неравенство

gбал

gн,

(2)

но это может привести при некоторых типах нагрузки, например в случае работы компонента на открытый переход эмиттер-база биполярного

транзистора, к увеличению мощности потребляемой компонентом от источника питания и повышение температуры кристалла. Отсюда возникает ограничение на число логических элементов, размещаемых на одном кристалле (ограничения технологического аспекта проектирования). В результате

получим второй недостаток Uнв <Uсвi .

Однако если выход диодного логического элемента подсоединѐн к входу полевого транзистора с изолированным окислом затвором (МОП), то неравенство (2) легко выполнимо.

В статике входное сопротивление МОП транзистора составляет несколько сотен мегом. В динамике же через балластный резистор протекает ток заряда входного конденсатора транзистора МОП. Несмотря на малую величину емкости конденсатора (0,1-1 пФ), он вместе с балластным резистором логического компонента будет определять время задержки переключения транзистора МОП.

Следовательно, сопротивление Rбал очень большим не должно быть при желании сохранить быстродействие или оно должно быть нелинейным. В этом случае в статическом состоянии сопротивление Rбал должно быть очень большим для уменьшения потребляемой энергии, а в момент переключения – стремящимся к нулю.

Чаще всего логические элементы работают друг на друга, поэтому без развязывающих транзисторных каскадов вышеприведѐнное неравенство сохраняется для каждого элемента. Отсюда возникает ограничение на число последовательно соединѐнных элементов из-за снижения помехоустойчивости

компонента		по причине быстрого снижения разности		напряжений
U в	U н		.
нmin	н max

Устраним первый недостаток компонента, включив дополнительный ограничительпоследовательно соединѐнный с нагрузкой (рис.2). В компоненте диоды Д3 и Д4 отпираются, если к ним приложено напряжение большее 2Uотп =

0,8 В.