Процесор PowerPc 603
PowerPC 603 є першим мікропроцесором у сімействі PowerPC, що повністю підтримує архітектуру PowerPC (Рис.13). Він включає п'ять функціональних пристроїв: пристрій переходів, цілочислений пристрій, пристрій плаваючої крапки, пристрій завантаження/запису й пристрій системних регістрів, а також дві, розташованих на кристалі кеш-пам'яті для команд і даних, ємністю по 8 Кбайт. Оскільки PowerPC 603 - суперскалярний мікропроцесор, він може видавати в ці виконавчі пристрої й завершувати виконання до трьох команд у кожному такті. Для збільшення продуктивності PowerPC 603 допускає позачергове виконання команд. Крім того він забезпечує програмувальні режими зниження споживаної потужності, які дають розроблювачам систем гнучкість реалізації різних технологій керування живленням.
При обробці в процесорі команди розподіляються по п'ятьох виконавчих пристроях у заданому програмою порядку. Якщо відсутні залежності по операндам, виконання відбувається негайно. Цілочислений пристрій виконує більшість команд за один такт. Пристрій плаваючої крапки має конвеєрну організацію й виконує операції із плаваючою крапкою як з одинарною, так і з подвійною точністю. Команди умовних переходів обробляються в пристрої переходів. Якщо умови переходу доступні, то рішення про напрямок переходу приймається негайно, у противному випадку виконання наступних команд триває по припущенню (спекулятивно). Команди, що модифікують стан регістрів керування процесором, виконуються пристроєм системних регістрів. Нарешті, пересилання даних між кеш-пам'яттю даних, з одного боку, і регістрами загального призначення й регістрами плаваючої крапки, з іншого боку, обробляються пристроєм завантаження/запису.
У випадку промаху при звертанні до кеш-пам'яті, звертання до основної пам'яті здійснюється за допомогою 64-бітової високопродуктивної шини, подібної до шини мікропроцесора MC88110. Для максимізації пропускної здатності й, як наслідок, збільшення загальної продуктивності кеш-пам'ять взаємодіє з основною пам'яттю головним чином за допомогою групових операцій, які дозволяють заповнити рядок кеш-пам'яті за одну транзакцію.
Після закінчення виконання команди у виконавчому пристрої її результати направляються в буфер завершення команд (completion buffer) і потому послідовно записуються у відповідний регістровий файл у міру вилучення команд із буфера завершення. Для мінімізації конфліктів по регістрах, у процесорі PowerPC 603 передбачені окремі набори з 32 цілочислених регістрів загального призначення й 32 регістра плаваючої крапки.
Рис.13. Блок-схема процесора Power PC 603
PowerPC 604
Суперскалярний процесор PowerPC 604 забезпечує одночасну видачу до чотирьох команд. При цьому паралельно в кожному такті може завершуватися виконання до шести команд. На Рис.14 представлена блок-схема процесора 604. Процесор включає шість виконавчих пристроїв, які можуть працювати паралельно:
пристрій плаваючої крапки (FPU);
пристрій виконання переходів (BPU);
пристрій завантаження/запису (LSU);
три цілочислених пристрої (IU):
два однотактних цілочислених пристрої (SCIU);
один багатотактный цілочислений пристрій (MCIU).
Рис. 14. Блок-схема процесора Power PC 604
Така паралельна конструкція в сполученні зі специфікацією команд PowerPC, що допускає реалізацію прискореного виконання команд, забезпечує високу ефективність і більшу пропускну здатність процесора. Застосовувані в процесорі 604 буфера перейменування регістрів, буферні станції резервування, динамічне прогнозування напрямку умовних переходів і пристрій завершення виконання команд істотно збільшують пропускну здатність системи, гарантують завершення виконання команд у порядку, запропонованому програмою, і забезпечують реалізацію моделі точного переривання.
У процесорі 604 є окремі пристрої керування пам'яттю й окремі по 16 Кбайт внутрішні кеши для команд і даних. У ньому реалізовані два буфери перетворення віртуальних адрес у фізичні TLB (окремо для команд і для даних), що містять по 128 рядків. Обоє буфери є двоканальними множинно-асоціативними і забезпечують змінний розмір сторінок віртуальної пам'яті. Кеш-пам'яті й буфери TLB використовують для заміщення блоків алгоритм LRU.
Процесор 604 має 64-бітову зовнішню шину даних і 32-бітову шину адреси. Інтерфейсний протокол процесора 604 дозволяє декільком головним пристроям шини конкурувати за системні ресурси при наявності централізованого зовнішнього арбітра. Крім того, внутрішні логічні схеми спостереження за шиною підтримують когерентність кеш-пам'яті в мультипроцесорних конфігураціях. Процесор 604 забезпечує як одиночні, так і групові пересилання даних при звертанні до основної пам'яті.
PowerPC 620
До кінця 1995 року очікується поява нового процесора PowerPC 620. На відміну від своїх попередників це буде повністю 64-бітовий процесор. При роботі на тактовій частоті 133 Мгц його продуктивність оцінюється в 225 одиниць SPECint92 і 300 одиниць SPECfp92, що відповідно на 40 і 100% більше показників процесора PowerPC 604.
Подібно іншим 64-бітовим процесорам, PowerPC 620 містить 64-бітові регістри загального призначення й плаваючої крапки й забезпечує формування 64-бітових віртуальних адрес. При цьому зберігається сумісність із 32-бітовим режимом роботи, реалізованим в інших моделях сімейства PowerPC.
У процесорі є кеш-пам'ять даних і команд загальною ємністю 64 Кбайт, інтерфейсні схеми керування кеш-пам'яттю другого рівня, 128-бітова шина даних між процесором і основною пам'яттю, а також логічні схеми підтримки когерентного стану пам'яті при організації багатопроцесорної системи.
Процесор PowerPC 620 націлений на ринок високопродуктивних робочих станцій і серверів.