1.2. Работа микросхемы в асинхронном режиме
Асинхронная передача. Формат кодовой посылки, применяемый в режиме асинхронного обмена, изображен на рис. 2а. Формат управляющего слова режима показан на рис.4б. Временная диаграмма для данного режима показана на рис. 6.
В этом режиме в слове приказа (см. рис. 5) в разряды DB0, DB5 записывается «1», в результате на выходе RTS формируется сигнал низкого уровня, который подается на ВУ. Внешнее устройство в ответ посылает сигнал готовности низкого уровня на вход CTS микросхемы. Если при считывании слова состояния (см. табл. 1) в разрядах DB0, DB2 единица, значит выходной сигнал TxRDY запрашивает у МП прерывание и микропроцессор по сигналу WR загружает в БИС по шине данных параллельный код, а выходной сигнал TxEND обозначает, что передатчик пуст (после сигнала WR разряды DB0, DB2 слова состояния сбрасываются в «0», а на выходах TxRDY, TxEND устанавливается низкий уровень).
После записи в микросхему данных в параллельном формате происходит автоматическое присоединение к каждому байту старт-бита и стоп-бита. Бит контроля четности/нечетности (если он запрограммирован) формируется перед стоп-битом. Затем код последовательно сдвигается, и на выход TxD поступают его разряды – сначала старт-бит, потом данные, начиная с младшего (см. рис. 2а).
Частота выдачи битов в канал связи происходит с частотой импульсов, подаваемых на вход TxC (эта частота может делиться на 1, 16, 64 и устанавливается в слове режима). Если БИС не содержит информации для передачи, то на выходе TxEND устанавливается «1». Если в слове приказа запрограммирована «пауза», то на выходе TxD устанавливается «0».
Асинхронный прием. Формат управляющего слова режима показан на рис.4б Временная диаграмма для данного режима показана на рис. 7.
В этом режиме в слове приказа (см. рис. 5) в разряды DB1, DB2 записывается «1», в результате на выходе DTR формируется сигнал низкого уровня, который подается на ВУ. Внешнее устройство в ответ посылает сигнал готовности низкого уровня на вход DSR микросхемы, устанавливается в «1» разряд DB7 слова состояния (см. табл. 1).
При приеме информации в микросхему из канала связи изменение сигнала на входе RxD с высокого уровня на низкий воспринимается как старт-бит. Истинность этого бита проверяется вторично стробированием его в середине. Если наличие напряжения низкого уровня на входе подтверждается, то запускается счетчик битов, который позволяет определить конец битов данных, бит контроля (если он запрограммирован) и стоп-бит (см. рис. 2а). Прием битов из канала связи происходит с частотой импульсов, подаваемой на вход RxC (эта частота может делиться на 1, 16, 64 и устанавливается в слове режима).
При невыполнении условия четности/нечетности в принятых данных устанавливается в «1» триггер ошибки (разряд DB3 слова состояния, см. табл. 1). Если в конце кодовой посылки отсутствует единичный стоп-бит, то устанавливается в «1» триггер ошибки (разряд DB5 слова состояния). Наличие стоп-бита сигнализирует об окончании приема байта данных и сопровождается установкой сигнала высокого уровня на выходе RxRDY, который запрашивает прерывание МП, а в слове состояния БИС в разряд DB1 записывается «1». Микропроцессор сигналом RD считывает по шине данных параллельный код из микросхемы (после сигнала RD, разряд DB1 слова состояния сбрасывается в «0», а на выходе RxRDY устанавливается низкий уровень). Если МП не успел считать код, то новый принятый код заменяет его и триггер ошибки переполнения устанавливается в «1» (разряд DB4 слова состояния), предыдущий код теряется.
Наличие ошибок не останавливает работу микросхемы. Триггеры ошибок сбрасываются словом приказа в исходное состояние.
