Отсюда:

Масштабные уравнения получатся за счет приравнивания коэффициентов при входных переменных х1 и х2:

Значения машинных коэффициентов a1d и a2d определятся следующим образом:

Выражения и являются масштабами для представления машинных коэффициентов:

Эти масштабы необходимы для вычисления масштабов на выходах блоков Mul1 и Mul2

Опробуем предложенную методику масштабирования на уже известном нам генераторе гармонических колебаний, использующем рекуррентные выражения.

Приступим к выполнению Л.р.11 [стр.35 Методические Указания к лабораторным работам]

Программируемые интегральные схемы (пис)

Пис-электронный компонент с реконфигурируемой структурой, изменяемый в зависимости от поставленной задачи.

Плюсы ПИС по сравнению с микросхемами:

• меньше энергопотребления.

Классы ПИС:

а) Программируемые матричные (СБИС)

кристаллы

б) Программируемые аналоговые (ПАИС)

+ размещение ОУ

больше точность

в) FPGA – программируемая пользователем вентильная матрица.

г) Электронные устройства реконфигурирования пользователем как с точки зрения связей между функциональными элементами, так и уменьшением функционала элемента.

д) ПЛБ – программный логический блок .

е) БВВ – блоки ввода/ вывода.

ж) ПРВС – программные ресурсы внутренней связи.

Трассировка ПЛИС – в месте пересечения создаются блоки коммутации.

Современное семейство FPGA имеют готовые функциональные блоки, реализованные на самом кристалле.

Способы высокоуровневого описания кода для ПЛИС:

1) HDL – язык описания аппаратного обеспечения. Язык среднего уровня.

2) VHDL – язык описания аппаратного обеспечения. Язык более высокого уровня.

3)AHDL – аналог HDL.

4) Verilog – разработка устройств на FPGA с помощью средств виртуализации.

Разработка устройств на FPGA с помощью средств реализации.

Проблемы проектирования:

а) высокие требования квалификации разработиков;

б) быстро изменяющиеся свойства аппаратных платформ;

в) трудности отладки готового кода.

Решение:

Построение виртуальной модели и эмуляция разрабатываемого устройства.

Масштабирование решателя дифференциальных уравнений.

Для перехода к фиксированной точке- операция масштабирования.

Масштабирование ДА. Тип I32.

1. Расчет масштабов выходных переменных

m_znd =M_axd/ |M_zn| , где

M_axd - максимальное представимое значение машинной переменной.

M_zn - максимальная по модулю переменная, принемаемая z ,

M_axd – 2³²-1

a_{11d ,} a_12d – машинные коэфициенты.

a_11d= a₁₁*h* M_axd* mz₁/ mz₂

a_12d= a₁₂*h* M_axd* mz₁/ mz₂

a_21d= a₂₁*h* M_axd* mz₂/ mz₁

a_22d= a₂₂*h* M_axd* mz₂/ mz₂

Этапы перехода к реализации FXP.

1) Расчет масштабов.

2) Расчет машинных коэфициентов.

3) Расчет машинных значений НУ.

4) Создание прбора Div/2.

5) Перевод значений const в I32.

6) Создание блока проверки решения.

7) Проверка если overflow -> возвращаемся DBL и смотрим где.

Реализация в FPGA.

Результатом модельного проектирования динамической системы является аппаратный прототип.

1) Создание проекта ->New ->project;

2) Открываем MAX- проверка допустимости CRIO ;

3) Добавить в проект на уровень Computer VI решатель;

4)Создать копию VI и переместить на уровень FPGA ;

5) Добавить в проект модули расширения (с-modul);

6) Из них выбрать 9263 и добавить элемент аналогового вывода ;

7)Перенести модуль АО на блок-диаграмму ;

8) Добавить модуль памяти FIFO;

9) Создать на уровне CRIO VI чтение из FIFO ;

10) Проверка полученного решения, оценка погрешности.