2.2. Дешифратор как многофункциональный узел

2.2.1. Дешифратор в режиме селектора

Однобитовым селектором (демультиплексором) в цифровой технике называют комбинационный узел с адресной передачей данных с одного входа в один из многих выходов. Простейший селектор - это, например, обычный поворотный или клавишный переключатель (рис.2.6).

D0

D1

xвх

D2

φD3

Рис.2.6. Электромеханическая модель однобитного селектора «из 1-го в 4-е» φ - адрес выходного направления

Для селектора, выполняемого как логический узел, адрес, разумеется, задается двоичным кодом. Если использовать стробируемый дешифратор «1 из 4-х» с активным нулём выхода, логическим аналогом

механического селектора (см. рис.2.6) будет схема, приведённая на рис.2.7, где xвх подаётся на стробирующий вход, двухразрядный адрес а1а0 одного из четырёх выходных направлений подаётся на информационные входы дешифратора, а выходы дешифратора являются выходами селектора, причём индекс активного или выбранного выхода совпадает с номером набора адреса. На невыбранных выходах будут формироваться уровни 1 (в дешифраторах с активной единицей выхода - соответственно уровни 0).

				DC	y0		D0
a1		x1	2
					y1		D1
a0		x0
			1
					y2		D2
xвх							D3
					y3
			V

Рис.2.7. Стробируемый дешифратор «1 из 4-х» с активным нулём выхода в режиме однобитного селектора «из 1-го в 4-е»

Пусть необходимо передать данные xвх на выход D2, т.е. по адресу а1а0 = 10. Уравнение для выхода y2 в

терминах дешифратора имеет вид y2 = vx1x0 . После подстановки переменных в терминах селектора имеем

D2 = xвха1а0 = хвх ×1×0 = хвх .

Если у разработчика нет стробируемого дешифратора, то можно использовать в качестве стробирующего входа любой из его информационных входов, но предпочтительнее - вход с максимальным весом. Пусть имеется нестробируемый дешифратор «1 из 8-ми» с активной единицей выхода (рис.2.8).

				DC		y
								D0
xвх		x2				0
			4			1		D1
a1						2		D2
		x1
			2			3		D3
a0		x0				4		D0
								D1
			1			5
								D2
						6
								D3
						7

Рис.2.8. Нестробируемый дешифратор «1 из 8-ми» с активной единицей выхода в режиме однобитного селектора «из 1- го в 4-е» с парафазными выходами

16

PDF created with FinePrint pdfFactory Pro trial version http://www.fineprint.com

Подадим входные данные xвх на вход x2 дешифратора с весом 4, а на входы x1 и x0 соответственно адрес а1а0 выходного направления. Двухразрядный адрес здесь адресует только четыре выходных направления, а у дешифратора восемь выходов, поэтому в данном случае реализуется селектор «из 1-го в 4-е» с парафазными выходами. Пусть подали адрес а1а0 = 01. Рассмотрим уравнения выходов с индексами 1 и 5 в терминах

дешифратора: y1 = x2 x1x0 ; y5 = x2 x1x0 . В терминах селектора получаем D1 = xвх а1а0 = хвх ×0 ×1 = хвх , D5 = xвх а1а0 = хвх × 0 ×1 = хвх . Итак, получили сдвоенный однобитовый селектор с общими адресной частью

и информационным входом, один из которых передает данные на выход в обратном коде (D0 - D3), а другой - в прямом (D4 - D7), что в ряде случаев существенно упрощает различные схемотехнические решения.

2.2.2. Реализация произвольных функций алгебры логики с использованием дешифратора

Пусть требуется реализовать функцию алгебры логики (ФАЛ), зависящую от трёх переменных и представленную картой Карно (рис.2.9).

y			x1
x2		0		1		0	1
		1		0		1	0
					x0

Рис.2.9. ФАЛ, представленная картой Карно

Эту функцию можно представить в СДНФ, в базисе И-НЕ, в СКНФ и в базисе ИЛИ-НЕ:

• СДНФ:

y =1 + 2 + 4 + 7 =

2

1x0 +

2 x1

0 + x2

1

0 + x2 x1x0 ;

x

x

x

x

x

x

(2.7)

• базис И-НЕ:

;

y = 1×

×

×

=

×

×

×

(2.8)

2

4

7

x2 x1x0

x2 x1x0

x2 x1x0

x2 x1x0

• CКНФ:

y = 0×3×5×6 =

=(x2 + x1 + x0 )(x2 + x1 + x0 )× (2.9)

×(x2 + x1 + x0 )(x2 + x1 + x0 );

• базис ИЛИ-НЕ:

y = 0 + 3 + 5 + 6 =

=	x	+ x + x	0	+	x	2	+ x + x	0	+ (2.10)
2		1					1

+ x2 + x1 + x0 + x2 + x1 + x0 .

Поскольку в полном дешифраторе реализуются все конституенты, то для получения ФАЛ достаточно добавить к нему один логический элемент. Итак, для реализации ФАЛ по уравнению (2.7) требуется дешифратор с активной единицей выхода и четырёхвходовый элемент ИЛИ (рис.2.10,а), по уравнению (2.8) - дешифратор с активным нулём выхода и четырёхвходовый элемент И-НЕ (рис.2.10,б), по уравнению (2.9) - дешифратор с активным нулём выхода и четырёхвходовый элемент И (рис.2.10,в) и по уравнению (2.10) - дешифратор с активной единицей выхода и четырёхвходовый элемент ИЛИ-НЕ (рис.2.10,г).

Из рассмотренного примера следует, что для реализации произвольной ФАЛ, зависящей от n переменных, требуются две ИС: дешифратор 1 из 2n и логический элемент с числом входов не более 2n-1.

Отметим, что если используется дешифратор с открытым коллектором (с активным нулём выхода), то схема на рис.2.10,в может быть реализована без дополнительного элемента И, с использованием монтажной операции И, как показано на рис.2.10,д, а если используется дешифратор, выполненный на элементах ЭСЛ- типа с открытым эмиттером (с активной единицей выхода), то схема на рис.2.10,а может быть реализована без дополнительного элемента ИЛИ, с использованием монтажной операции ИЛИ, как показано на рис.2.10,е.

17

PDF created with FinePrint pdfFactory Pro trial version http://www.fineprint.com

				y																y
																								R						ИП
	&
																														-U
	3			5									в	3								5
																															е
	y 0 1 2						4			6 7							0 1 2								4			6 7
	DC	2															DC			2
		4					1													4					1
		2		1			0													2		1			0
		x			x			x												x			x			x
				y										ИП							R					y
	&													U
	3			5			7						б	3								5			7						д
	y 0 1 2						4			6									0 1 2						4			6
	DC	2															DC			2
		4					1													4					1
		2		1			0													2		1			0
		x			x			x												x			x			x
				y																		y
	1			5			7								1							5			7
	3														3
													а																		г
	y 0 1 2						4			6					y 0 1 2										4			6
	DC																DC
		4		2			1													4		2			1
		2		1			0													2		1			0
		x			x			x												x			x			x

Рис.2.10. Реализация ФАЛ на дешифраторе и одном логическом элементе: а - дешифратор с активной единицей выхода и элемент ИЛИ; б - дешифратор с активным нулём выхода и элемент И-НЕ; в - дешифратор с активным нулём выхода и элемент И; г - дешифратор с активной единицей выхода и элемент ИЛИ-НЕ; д - дешифратор с активным нулём выхода и элемент И; е - дешифратор с активной единицей выхода и с ОЭ и монтажном элементом ИЛИ

Рекомендуется самостоятельно рассмотреть особенности реализации произвольных ФАЛ на стробируемых дешифраторах.

18

PDF created with FinePrint pdfFactory Pro trial version http://www.fineprint.com

2.2.3. Использование дешифратора для реализации ПЗУ малого объёма

Пусть требуется реализовать ПЗУ, хранящее четыре восьмиразрядных слова. Использование стандартных ИС ПЗУ в данном случае нецелесообразно из-за их значительно большего информационного объёма и соответственно большей стоимости, а также из-за необходимости использования аппаратно- программных средств для программирования данных в ПЗУ. Проще реализовать систему из восьми ФАЛ, в качестве которых рассматриваются отдельно взятые разряды хранимых слов. Так как в нашем случае хранятся четыре слова, то адрес ПЗУ будет двухразрядным (табл.2.2).

Таблица 2.2

Таблица кодирования ПЗУ с организацией 4×8

a1	a0	Q7	Q6	Q5	Q4	Q3	Q2	Q1	Q0
0	0	0	0	0	0	1	0	1	1
0	1	0	0	1	1	1	1	0	1
1	0	1	0	0	0	1	0	1	1
1	1	1	0	1	0	1	1	1	0

Возьмём дешифратор «1 из 4-х» с активным нулём выхода и на его основе реализуем необходимую систему ФАЛ (рис.2.11).

Q7 Q6

Q5

Q4 Q3 Q2 Q1 Q0

&

&

R

DC

y0

1

a1

2

UИП

y1

a0

1

y2

y3

Рис.2.11. Реализация ПЗУ с организацией 4×8 на дешифраторе «1 из 4-х» с активным нулём выхода и логических элементах И-НЕ

Разряд Q7 реализован с помощью двухвходового элемента И-НЕ, хотя можно было бы использовать и двухвходовый элемент И с подключением его входов к выходам y0 и y1 дешифратора, либо как Q7 = a1; разряд Q6 является константой «0»; разряды Q5 и Q2 являются совпадающими функциями; разряд Q4 является инверсией выхода y1 дешифратора; разряд Q3 - константа «1»; в качестве разрядов Q1 и Q0 просто используются выходы y1 и y3 соответственно.

Если требуется выявить только один набор переменных (например, адрес внешнего устройства, узла сети и т.п.), то нет необходимости использовать ИС дешифратора, а достаточно применить либо один вентиль, либо компаратор двоичных кодов, либо адресный компаратор. Детектор состояния часто используется при построении счётчика с произвольным модулем счёта.

Если использовать в качестве инвертора двухвходовый вентиль И-НЕ, то из рис.2.11 видно, что данное ПЗУ реализуется на двух ИС: дешифраторе «1 из 4-х» и ИС типа 4×2 И-НЕ, причём в последней один вентиль будет свободным и может быть использован для других целей.

2.2.4.Использование дешифратора в качестве детектора состояния

Вкачестве других применений дешифратора можно отметить следующие:

- дешифраторы могут быть реализованы на универсальных селекторах-мультиплексорах, выполненных на элементах КМДП-типа и двунаправленных полупроводниковых ключах - в этом случае необходимо учитывать особенности реализации стробирования этих схем;

19

PDF created with FinePrint pdfFactory Pro trial version http://www.fineprint.com

-совместное использование дешифратора и мультиплексора позволяет построить компаратор двух многоразрядных двоичных чисел;

-дешифратор широко используется при построении матричных коммутаторов;

-с использованием дешифраторов могут быть построены матричные сумматоры и т.д.

Рекомендуется самостоятельно изучить структуры и функциональные возможности дешифраторов линейчатых шкал с заполнением и без заполнения (с одной и двумя светящимися точками) и другие типы дешифраторов.

20

PDF created with FinePrint pdfFactory Pro trial version http://www.fineprint.com