- •Схемотехника эвм
- •Содержание
- •Предисловие
- •Введение
- •1. Основные определения и характеристики схем цифровых устройств
- •1.1. Основные определения в области микросхемотехники
- •1.2. Основные обозначения на схемах
- •1.3. Основные положения модели поведения полупроводниковых приборов
- •1.3.1. Полупроводниковый p-n-переход.
- •1.3.2. Полупроводниковый диод
- •1.3.3. Биполярный транзистор
- •1.3.4. Полевой транзистор
- •2. Основные понятия алгебры логики
- •Введение в алгебру логики
- •Булевый базис
- •2.3. Произвольные функции и логические схемы
- •Законы булевой алгебры
- •2.5. Положительная и отрицательная логика
- •3. Цифровые интегральные микросхемы
- •3.1. Параметры микросхем
- •3.2. Особенности логических элементов различных логик
- •3.2.1. Диодно-транзисторная логика
- •3.2.2. Высокопороговая логика
- •3.2.3. Транзисторно-транзисторная логика
- •Универсальные (стандартные) серии ттл
- •Микромощные микросхемы ттл
- •Микросхемы ттл повышенного быстродействия
- •Микросхемы ттл с транзисторами Шотки
- •Способ увеличения числа входов и, или
- •Исключающее или
- •Соединение входов и выходов микросхем ттл
- •Неиспользуемые логические элементы ттл
- •Неиспользуемые входы ттл
- •Совместное применение разных серий ттл
- •3.2.4. Типы выходных каскадов Микросхемы с открытым коллектором
- •3.2.5. Микросхемы с тремя логическими состояниями
- •4. Логические элементы на кмоп-транзисторах
- •4.1. Логические элементы на моп-транзисторах
- •4.2. Цифровые микросхемы кмоп
- •4.3. Микросхемы с буферными выходами
- •Основные логические элементы кмоп
- •5. Схемотехника интегральных схем инжекционной логики и эсл
- •5.1. Схемы с непосредственными связями
- •5.2. Схемотехника ис инжекционной логики и2л
- •5.3. Эмиттерно-связанная логика
- •6. Триггеры
- •6.1. Общие сведения о триггерных устройствах
- •6.2. Асинхронный rs-триггер
- •6.3. Триггерные системы
- •6.3.1. Синхронный rs-триггер
- •6.4. Тактируемый d-триггер
- •6.5. Счетный т-триггер
- •6.6. Двухступенчатые триггеры
- •7. Счетчики
- •7.1. Общие положения
- •7.2. Классификация счетчиков
- •7.2.1. Асинхронные суммирующие счетчики с последовательным переносом
- •7.2.2. Асинхронные вычитающие счетчики с последовательным переносом
- •7.2.3. Асинхронные реверсивные счетчики с последовательным переносом
- •7.3. Параллельное соединение счетчиков
- •7.4. Последовательное соединение счетчиков
- •7.5.Синхронные двоичные счетчики со сквозным переносом.
- •7.6.Синхронные двоичные счетчики с параллельным переносом.
- •8. Регистры
- •8.1. Назначение и классификация регистров
- •8.2. Регистры памяти
- •8.3. Буферы данных
- •8.4. Регистры сдвига
- •Кольцевые счетчики
- •9. Мультиплексоры и демультиплексоры
- •9.1. Общие сведения
- •9.2. Мультиплексоры
- •9.3. Демультиплексоры
- •10. Шифраторы и дешифраторы
- •10.1. Шифраторы
- •10.2. Дешифраторы
- •11. Арифметические устройства
- •11.1. Сумматоры
- •Четвертьсумматор
- •Полусумматор
- •Полный одноразрядный двоичный сумматор
- •Сумматоры с последовательным переносом
- •11.2. Инкрементор
- •11.3. Вычитатели (субтракторы)
- •11.4. Компараторы
- •Основные характеристики компараторов
- •Компараторы аналоговых сигналов
- •Компараторы цифровых сигналов
- •Компаратор на базе сумматора
- •11.5. Арифметико-логические устройства
- •12. Импульсные устройства на имс
- •12.1. Формирователи импульсов
- •12.2. Схемы нормализации импульсов
- •12.3. Схемы укорачивания импульсов
- •12.4. Схемы задержки импульса
- •12.5. Одновибраторы
- •12.6. Генераторы тактовой частоты
- •13. Запоминающие устройства
- •13.1. Общие характеристики устройств
- •13.2. Запоминающие элементы постоянных зу
- •13.3. Оперативные запоминающие устройства
- •13.3.1. Динамические зу
- •13.3.2. Статические зу
- •14. Аналого-цифровые и цифро-аналоговые преобразователи
- •14.1. Общие сведения
- •14.2. Цифро-аналоговые преобразователи
- •14.3. Аналого-цифровые преобразователи
- •14.3.1. Характеристики и параметры ацп
- •14.3.2. Ацп последовательного счета
- •14.3.3. Параллельный ацп
- •14.3.4. Сигма-дельта ацп
- •Заключение
- •Библиографический список
- •Приложение 1 Перечень стандартов
- •Основные стандарты ескд
- •Система технологической документации
- •Стандарты системы информационно-библиографической документации
- •Система стандартов по безопасности труда
- •Разработка и постановка продукции на производство
- •Система стандартов программной документации
- •Основополагающие стандарты гсп
- •Приложение 2
- •Цифровых устройств
5.3. Эмиттерно-связанная логика
Цифровые ИМС эмиттерно-связанной логики (ЭСЛ) представляют собой транзисторные схемы с объединенными эмиттерами и обладают по сравнению с другими типами цифровых логических элементов наибольшими быстродействием и потребляемой мощностью.
Большое быстродействие (иначе – малое среднее время задержки распространения) для схемы ЭСЛ обусловливается тем, что в этих элементах транзисторы работают в ненасыщенном режиме (линейном). На выходах применяются эмиттерные повторители, ускоряющие процесс заряда емкости нагрузки (за счет малого выходного сопротивления).
Уменьшение времени задержки распространения достигается также за счет ограничения перепада выходного напряжения, что, однако, приводит к снижению помехоустойчивости схем ЭСЛ.
Основа логического элемента показана на рис. 5.6, а. Если входным сигналом ∆Uвх открыть транзистор VT1, через него потечет весь ток I0, вытекающий из общей точки связанных эмиттеров Э. На коллекторе VT1 окажется напряжение низкого уровня. Транзистор VT2 закрыт, ток через него не идет, и потенциал коллектора высокий. С помощью генератора стабильного тока (ГСТ) фиксируются выходные логические уровни. вместо ГСТ в равных схемах, если не требуется высокая точность, используют резистор достаточно большого номинала. Применяя эту схему для усиления аналоговых сигналов, используют разность напряжения между коллекторами (дифференциальный усилитель). В цифровой микросхеме используют два инверсных выхода и, где выделяются напряжения высокого и низкого уровней.
а б
Рис. 5.6. Базовые элементы ЭСЛ: а – переключатель тока;
б – простейший одновходовый элемент ЭСЛ
На рис. 5.6, б показан простейший одновходовый элемент ЭСЛ. Новыми по сравнению с предыдущей схемой здесь являются резистор Rэ и источник опорного напряжения Uоп. Резистор Rэ стабилизирует ток, а источник напряжения Uоп фиксирует порог срабатывания переключателя тока. Тем самым дифференциальный усилитель превращается в логический элемент. У него теперь два состояния выходов, которые переключаются лишь при условиях:
Uвх > Uоп или Uвх < Uоп.
Таким образом фактически получилась схема компаратора. Кроме того, следует отметить, транзисторы VT1 и VT2, которые работают в ненасыщенно, линейном режиме. Поэтому при переключении отсутствует задержка, связанная с рассасыванием избыточного заряда в базе.
Однако при проектировании ЭЛС ставилась задача получить сверхскоростную логику. В рассматриваемой схеме ее получить нельзя, т.к. выходное сопротивление выходов ивелико, оно приблизительно равноRк.
Для снижения выходного сопротивления к коллекторным выходам подключают эмиттерные повторители – транзисторы VT3 и VT4 (рис. 5.7), работающие в линейном режиме. Теперь выходное сопротивление эмиттерного выхода уменьшается:
Rэп = Rк / (β + 1),
где – коэффициент усиления транзистора эмиттерного повторителя по току.
Рис. 5.7. Элемент ЭСЛ с эмиттерными повторителями
Эмиттерные выходы повторителей чаще делаются «открытыми», чтобы можно было их соединить в элементы «монтажное ИЛИ». Кроме того, внутренние нагрузочные резисторы рассеивают большую мощность, чем сильно ухудшают тепловой баланс корпуса ЭСЛ. Внешний нагрузочный резистор выбирают в пределах от 300 Ом до 30 кОм.
Следующий шаг развития схемотехники ЭСЛ представлен на рис. 5.8. Здесь выходные эмиттерные повторители не показаны. Для получения нескольких логических входов следует использовать несколько параллельно соединенных входных транзисторов и один пороговый (на схеме он составной – VT2 и VT3).
В современных ЭСЛ логические входы снабжаются внутренними резисторами утечки Rвх ≈ 50 КОм. Такой резистор, во-первых, позволяет оставлять неиспользуемые логические входы свободными (неприсоединенными); во-вторых, служит в отношении предыдущих элементов ЭСЛ нагрузкой для их выходных эмиттерных повторителей.
В правой части рис. 5.8 показан простейший источник порогового напряжения Uоп (резисторы R1, R2 и диоды VD1, VD2), который вырабатывает опорное напряжение Uоп = 4,6 В. Пороговый транзистор VT3 в данном случае является эмиттерным повторителем для источника опорного напряжения.
Другие особенности ЭСЛ: микросхемы питаются обычно отрицательным напряжением (подается на эмиттеры); коллекторные цепи обычно заземляются.
Рис. 5.8. Элемент ЭСЛ с несколькими входами и с простейшим
источником порогового напряжения
Схема логического элемента ЭСЛ 500-й серии представлена на рис. 5.9. Если микросхема используется в качестве промежуточного элемента, то выходные сигналы снимаются с открытых выходов эмиттерных повторителей и подключаются к входным цепям следующих микросхем, а нагрузкой служат Rвх следующих каскадов (ступеней). Внешние резисторы нагрузки следует присоединять, если данный элемент работает как оконченный (на рис. 5.9 показаны штриховыми линиями). Такая схема является схемой с открытым эмиттером (ОЭ по аналогии со схемой ОК). Открытые эмиттерные выходы чаще делаются для того, чтобы можно было их соединять в элементы «монтажное ИЛИ».
Вариант микросхем ЭСЛ – ЭЭСЛ, или Э2СЛ. Микросхемы этого варианта отличаются от ЭСЛ тем, что имеют эмиттерные повторители и во входных цепях (рис. 5.10). Наличие эмиттерных повторителей во входных цепях увеличивает входное сопротивление микросхемы ЭСЛ, уменьшая нагрузку на источник сигнала.
Рис. 5.9. Схема логического элемента ЭСЛ 500-й серии
Рис. 5.10. Схема элемента Э2СЛ
Вместе с тем происходит ускорение переходного процесса во входной цепи (перезаряд входной емкости) за счет малого выходного сопротивления эмиттерного повторителя. Все эти меры приводят к значительному снижению времени задержки распространения сигнала tзд.р на один элемент, которая для микросхем ЭСЛ достигает 2 нс и менее.