Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
4К.2С.ЗФО-ИСТ / Схемотехника ЭВМ / Схемотехника ЭВМ ч.3.doc
Скачиваний:
230
Добавлен:
10.04.2015
Размер:
24.89 Mб
Скачать

2.2 Делители частоты с управляемым коэффициентом деления.

Втаких устройствах коэффициент деления задается внешним кодом. Для их реализации используются соответствующие счетчики с управляемым модулем. Один из вариантов такого устройства имеет вид. Здесь используется вычитающий синхронный счетчик, в который при появлении единичных сигналов на всех его выходах производится занесение кода числа К.

Выходной сигнал, снимаемый с элементов НЕ, представляет собой последовательность импульсов длительностью равной удвоенному времени задержки логического элемента, с периодом повторения , где- период входного сигнала. Коэффициент деления частоты также будет равен К.

2.3 Синтезаторы частоты прямого синтеза.

Цифровые синтезаторы частоты формируют сигналы, частота следования которых прямо пропорционально входному коду, то есть , где- шаг изменения частоты. Из соотношения следует, что они умножают частотуна соответствующий коэффициент. Однако реализация умножителей частоты в произвольное число раз достаточно сложна, поэтому синтезаторы обычно строятся таким образом, что реализуется соотношение, гдеNи М целые числа, причем. В таких устройствах интервал времени длительностьюзаполняется импульсами с частотой, причем их количество определяется значением кода К.Схема одного из вариантов такого устройства с М=8 иN, принимающим значения от 0 до 7 и временные диаграммы его работы имеют вид. Его основу составляет трехразрядный двоичный счетчик с дополнительными элементами, формирующими соответствующие импульсные последовательности.

Сигналы в точке появляются с приходом каждого второго входного импульса, в точкекаждого четвертого, а в точке- каждого восьмого, причем они не совпадают во времени. Данные сигналы появляются лишь при наличии логических единиц в соответствующих разрядахуправляющего код, а логический элемент ИЛИ производит их сложение во времени. При этом количество импульсов на интервале равном восьми периодам частоты входного сигнала будет определяться соотношением, а средняя частота следования выходных импульсов -. Пример выходного сигнала такого устройства для К=5 имеет вид.

При увеличении разрядности счетчика и усложнении соответствующих устройств выделения импульсов диапазон перестройки частоты возрастает. Промышленностью выпускается микросхема К155ИЕ8, представляющая собой шестиразрядное устройство, работающее по вышеописанному принципу и допускающее возможность наращивания разрядности.

Недостатком синтезаторов данной конфигурации является значительная неравномерность следования выходных импульсов, что может быть интерпретировано как меняющийся во времени фазовый сдвиг выходных сигналов.

Для формирования сигналов с большей симметрией к выходу такого устройства подключают делители частоты. При этом относительная неравномерность длительностей импульсов и пауз уменьшается пропорционально коэффициенту деления. Выходная частота в этом случае будет определяться соотношением . Временные диаграммы формируемых сигналов приN=5, К равном два и четыре имеют вид.

Несколько меньшей нерегулярностью импульсных последовательностей обладают синтезаторы частоты прямого синтеза построенные на основе накапливающих сумматоров. Структура такого устройства имеет вид. Оно состоит из сумматора двоичных кодов чисел и регистра, накапливающего результат сложения. В каждом такте происходит прибавление числаN, присутствующего на входе с ранее полученной суммой.

Так как сумматор имеет конечную разрядность, то через определенное количество операций сложения, выполняемых по моменту прихода очередного импульса записи, частота следования которых , произойдет его переполнение и появление единичного сигнала на выходе переноса. Этот сигнал будет появляться тем чаще, чем больше значение кода числа, поступающего на сумматор.

Это можно пояснить временными диаграммами, описывающими работу четырехразрядного накапливающего сумматора при значениях входного кода, равных 1 и 3. В первом случае в каждом такте происходит прибавление по единице и переполнение возникнет, когда сумма станет равной 16. При этом в регистр запишется нулевое значение и процесс сложения единиц повторится. Во втором случае переполнение реализуется через 6, 5 и 5 тактов то есть три раза за шестнадцать входных импульсов.

Для произвольного Nчастота выходного сигнала такого устройства определяется соотношением. Неравномерность пауз между импульсами здесь никогда не превысит одного такта. При увеличении разрядности сумматора и регистра доработа устройства работа устройства будет описываться соотношением. Для повышения степени симметрии выходных сигналов здесь также применяются дополнительные делители частоты.