Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
ЦМПУ / Новая папка (1) / ЦИМПУ(atmega 128).doc
Скачиваний:
102
Добавлен:
16.04.2015
Размер:
4.2 Mб
Скачать

6.2.5.1 Альтернативные функции порта a

Альтернативной функцией порта А является мультиплексированная младшая шина адреса/шина данных внешнего интерфейса памяти.

Таблица 6.3 Альтернативные функции выводов порта А

Вывод порта

Альтернативная функция

PA7

AD7 (Разряд 7 шины адреса и шины данных внешнего интерфейса памяти)

PA6

AD6 (Разряд 6 шины адреса и шины данных внешнего интерфейса памяти)

PA5

AD5 (Разряд 5 шины адреса и шины данных внешнего интерфейса памяти)

PA4

AD4 (Разряд 4 шины адреса и шины данных внешнего интерфейса памяти)

PA3

AD3 (Разряд 3 шины адреса и шины данных внешнего интерфейса памяти)

PA2

AD2 (Разряд 2 шины адреса и шины данных внешнего интерфейса памяти)

PA1

AD1 (Разряд 1 шины адреса и шины данных внешнего интерфейса памяти)

PA0

AD0 (Разряд 0 шины адреса и шины данных внешнего интерфейса памяти)

6.2.5.2 Альтернативные функции порта в

Выводы порта В с альтернативными функциями показаны в таблице 6.4.

Таблица 6.4 Альтернативные функции порта В

Вывод порта

Альтернативная функция

PB7

OC2/OC1C(1) (выход компаратора и выход ШИМ таймера-счетчика 2 или выход С компаратора и ШИМ таймера-счетчика 1)

PB6

OC1B (выход В компаратора и ШИМ таймера-счетчика 1)

PB5

OC1A (выход A компаратора и ШИМ таймера-счетчика 1)

PB4

OC0 (Выход компаратора и ШИМ таймера-счетчика 0)

PB3

MISO (Ввод для ведущей/вывод для подчиненной шины SPI)

PB2

MOSI (Вывод для ведущей/ввод для подчиненной шины SPI)

PB1

SCK (Синхронизация последовательной связи шины SPI)

PB0

SS (вход выбора подчиненного режима интерфейса SPI)

Ниже дано описание альтернативных функций выводов:

OC2/OC1C, разряд 7

OC2 – выход компаратора таймера-счетчика 2. Для выполнения данной функции вывод PB7 конфигурируется как выход (DDB7 = 1). Вывод OC2 также выполняет функцию выхода, когда таймер переводится в режим ШИМ.

OC1C – выход компаратора С таймера-счетчика 1. Для выполнения данной функции вывод PB7 настраивается как выход (DDB7 = 1). Вывод OC1C также выполняет функцию выхода, когда таймер переведен в режим ШИМ.

OC1B, разряд 6

OC1B – выход компаратора B таймера-счетчика 1. Для выполнения данной функции вывод PB6 настраивается как выход (DDB6 = 1). Вывод OC1B также выполняет функцию выхода, когда таймер переведен в режим ШИМ.

OC1A, разряд 5

OC1A – выход компаратора A таймера-счетчика 1. Для выполнения данной функции вывод PB5 настраивается как выход (DDB5 = 1). Вывод OC1A также выполняет функцию выхода, когда таймер переведен в режим ШИМ.

OC0, разряд 4

OC0 – выход компаратора таймера-счетчика 0. Для выполнения данной функции вывод PB4 настраивается как выход (DDB4 = 1). Вывод OC0 также выполняет функцию выхода, когда таймер переведен в режим ШИМ.

MISO – порт B, разряд 3

MISO – ввод данных в режиме ведущего, вывод данных в режиме подчиненного интерфейса SPI. Если разрешена работа SPI как ведущего (мастера), то данный вывод настраивается на ввод независимо от состояния DDB3. Если работа SPI разрешена как подчиненного, то направление передачи данных задается DDB3. Если вывод принудительно настраивается на ввод, то подключение подтягивающего резистора останется под управлением бита PORTB3.

MOSI – порт B, разряд 2

MOSI – вывод данных в режиме ведущего, ввод данных в режиме подчиненного интерфейса SPI. Если работа SPI разрешена как подчиненного, то данный вывод настраивается на ввод независимо от значения DDB2. Если работа SPI разрешена как ведущего (мастера), направление передачи данных определяется DDB2. Если вывод принудительно настраивается как вход, то подключение подтягивающего резистора останется под управлением PORTB2.

SCK – порт B, разряд 1

SCK – выход синхронизации в режиме ведущего, вход синхронизации в режиме подчиненного интерфейса SPI. Если работа SPI разрешена как подчиненного, то данный вывод настраивается как вход независимо от состояния DDB1. Если работа SPI разрешена как ведущего, то направление передачи данных управляется DDB1. Если вывод принудительно настроен на ввод, то управление подтягивающими резисторами осуществляется битом PORTB1.

SS – порт B, разряд 0

SS - вход выбора подчиненного порта. Если работа SPI разрешена как подчиненного, то данный вывод настраивается на ввод независимо от установки DDB0. Работа SPI как подчиненного активизируется, если подать низкий уровень на этот вход. Если работа SPI разрешена как ведущего, то направление передачи данных на этом выводе задается DDB0. Если вывод принудительно настроить как вход, то подключение подтягивающего резистора управляется битом PORTB0.

В таблицах 6.5 и 6.6 показаны значения отключающих сигналов (см. рис. 6.4) в различных альтернативных функциях порта B. SPI MSTR INPUT (вход ведущего SPI) и SPI SLAVE OUTPUT (выход подчиненного SPI) составляют сигнал MISO, а сигнал MOSI разделен на SPI MSTR OUTPUT (выход ведущего SPI) и SPI SLAVE INPUT (вход подчиненного SPI).

Таблица 6.5 Отключающие сигналы для альтернативных функций на PB7..PB4

Наименование сигнала

PB7/OC2/OC1C

PB6/OC1B

PB5/OC1A

PB4/OC0

PUOE

0

0

0

0

PUOV

0

0

0

0

DDOE

0

0

0

0

DDOV

0

0

0

0

PVOE

Разрешение OC2/OC1C (1)

Разрешение OC1B

Разрешение OC1A

Разрешение OC0

PVOV

OC2/OC1C(1)

OC1B

OC1A

OC0B

DIEOE

0

0

0

0

DIEOV

0

0

0

0

DI

-

-

-

-

AIO

-

-

-

-

Таблица 6.6 Отключающие сигналы для альтернативных функций на PB3..PB0

Наименование сигнала

PB3/MISO

PB2/MOSI

PB1/SCK

PB0/SS

PUOE

SPE•MSTR

SPE•MSTR

SPE•MSTR

SPE•MSTR

PUOV

PORTB3•PUD

PORTB2•PUD

PORTB1•PUD

PORTB0•PUD

DDOE

SPE • MSTR

SPE•MSTR

SPE•MSTR

SPE•MSTR

DDOV

0

0

0

0

PVOE

SPE•MSTR

SPE•MSTR

SPE•MSTR

0

PVOV

SPI SLAVE OUTPUT

SPI MSTR OUTPUT

SCK OUTPUT

0

DIEOE

0

0

0

0

DIEOV

0

0

0

0

DI

-

-

-

-

AIO

-

-

-

-

Соседние файлы в папке Новая папка (1)