Федеральное агентство связи

Московский технический университет связи и информатики

Северо-Кавказский филиал

Юхнов В.И.

ЛОГИЧЕСКИЙ СИНТЕЗ ЦИФРОВОГО АВТОМАТА

Методические указания к курсовой работе

Ростов – на – Дону

2011 Г.

1. Цель работы

Углубление и закрепление знаний по теории цифровых автоматов. Освоение методов абстрактного и структурного синтеза конечных автоматов и комбинационных логических схем.

2. Содержание

1. Задание.

2. Введение.

3. Алгоритм работы устройства управления.

   1. Числовые примеры со всеми возможными вариантами.

   2. Блок-схема алгоритма и её описание.

4. Арифметико-логическое устройство (АЛУ).

   1. Блок-схема устройства.

   2. Элементная база (логические элементы, элементы памяти, используемые в АЛУ, их схемы, описание, граф переходов, автоматная таблица, временная диаграмма).

   3. Регистры: входной, выходной, используемые в АЛУ (памяти, со сдвигом вправо, влево, реверсивный, временная диаграмма).

   4. Счетчики, используемые в АЛУ (прямого, обратного хода, реверсивный), их временные диаграммы.

   5. Дешифратор полный, неполный. Распределитель.

   6. Накапливающий сумматор, используемый в АЛУ (со сквозным, параллельным переносом, со сдвигом вправо, влево, реверсивный).

5. Синтез устройства управления.

   1. Графа переходов.

   2. Кодирование внутренних состояний.

   3. Разработка устройства управления.

      1. Логические выражения для выходных сигналов и для управления элементами памяти.

      2. Минимизация логических выражений.

      3. Схемы управления выходами и внутренним состоянием автомата.

      4. Схемы формирования входных сигналов.

6. Заключение.

3. Порядок выполнения работы

1. На основе анализа числовых примеров составляется блок-схема алгоритма работы управляющего устройства.

2. Составляется блок-схема устройства, схемы формирования входных сигналов управляющего устройства.

3. Составляется описание логических элементов, их таблицы истинности, и используемый элемент памяти (ЭКА), его граф переходов и автоматная таблица.

4. Приводятся схема и описание используемых регистров памяти и сдвиговых регистров.

5. Приводятся схема, описание работы, граф переходов и временная диаграмма используемого двоичного счётчика.

6. Приводятся схема, описание работы и таблица истинности используемого дешифратора.

7. Приводится схема распределителя на требуемое число импульсов.

8. Выбирается тип сумматора, составляется его схема и приводится описание работы.

9. На основе блок-схемы алгоритма работы управляющего устройства строится граф переходов автомата. Производится кодирование внутренних состояний автомата. Число элементов памяти n выбирается в зависимости от числа внутренних состояний m из условия 2ⁿ  m. Внутренние состояния при использовании универсальных JK-триггеров кодируются произвольным образом, только начальное состояние автомата должно кодироваться нулевыми состояниями всех триггеров.

10. Составляются логические выражения для выходов автомата и для управления памятью автомата.

11. Производится минимизация логических выражений.

12. Строятся схемы управления выходами и памятью автомата, а также общая схема АЛУ.

4. Задание

Логический синтез автомата управления операциями над двоичными кодами.

Вариант №	Операция	Код	Тип ЭКА	Тип автомата
1	2	3	4	5
1	Суммирование с фиксированной точкой	Дополнительный	RS-триггер	Мура
2	Суммирование с фиксированной точкой	Обратный	D-триггер	Мура
3	Суммирование с фиксированной точкой	Дополнительный	Т-триггер	Мура
4	Суммирование с фиксированной точкой	Обратный	RS-триггер	Мили
5	Суммирование с фиксированной точкой	Дополнительный	D-триггер	Мили
6	Суммирование с фиксированной точкой	Обратный	Т-триггер	Мили
7	Суммирование с плавающей точкой	Дополнительный	RS-триггер	Мура
8	Суммирование с плавающей точкой	Обратный	D-триггер	Мура
1	2	3	4	5
9	Суммирование с плавающей точкой	Дополнительный	Т-триггер	Мура
10	Суммирование с плавающей точкой	Обратный	RS-триггер	Мили
11	Суммирование с плавающей точкой	Дополнительный	D-триггер	Мили
12	Суммирование с плавающей точкой	Обратный	Т-триггер	Мили
13	Выравнивания порядков	Дополнительный	RS-триггер	Мура
14	Выравнивания порядков	Обратный	D-триггер	Мура
15	Выравнивания порядков	Дополнительный	Т-триггер	Мура
16	Выравнивания порядков	Обратный	RS-триггер	Мили
17	Выравнивания порядков	Дополнительный	D-триггер	Мили
18	Выравнивания порядков	Обратный	Т-триггер	Мили
19	Нормализация	Дополнительный	RS-триггер	Мура
20	Нормализация	Обратный	D-триггер	Мура
21	Нормализация	Дополнительный	Т-триггер	Мура
22	Нормализация	Обратный	RS-триггер	Мили
23	Нормализация	Дополнительный	D-триггер	Мили
24	Нормализация	Обратный	Т-триггер	Мили
25	Умножение со старших разрядов со сдвигом множимого	Дополнительный	RS-триггер	Мура
26	Умножение со старших разрядов со сдвигом множимого	Обратный	D-триггер	Мура
27	Умножение со старших разрядов со сдвигом множимого	Дополнительный	Т-триггер	Мура
28	Умножение со старших разрядов со сдвигом множимого	Обратный	RS-триггер	Мили
29	Умножение со старших разрядов со сдвигом множимого	Дополнительный	D-триггер	Мили
30	Умножение со старших разрядов со сдвигом множимого	Обратный	Т-триггер	Мили
1	2	3	4	5
31	Умножение с младших разрядов со сдвигом сумматора	Дополнительный	RS-триггер	Мура
32	Умножение с младших разрядов со сдвигом сумматора	Обратный	D-триггер	Мура
33	Умножение с младших разрядов со сдвигом сумматора	Дополнительный	Т-триггер	Мура
34	Умножение с младших разрядов со сдвигом сумматора	Обратный	RS-триггер	Мили
35	Умножение с младших разрядов со сдвигом сумматора	Дополнительный	D-триггер	Мили
36	Умножение с младших разрядов со сдвигом сумматора	Обратный	Т-триггер	Мили
37	Умножение с младших разрядов со сдвигом множимого	Дополнительный	RS-триггер	Мура
38	Умножение с младших разрядов со сдвигом множимого	Обратный	D-триггер	Мура
39	Умножение с младших разрядов со сдвигом множимого	Дополнительный	Т-триггер	Мура
40	Умножение с младших разрядов со сдвигом множимого	Обратный	RS-триггер	Мили
41	Умножение с младших разрядов со сдвигом множимого	Дополнительный	D-триггер	Мили
42	Умножение с младших разрядов со сдвигом множимого	Обратный	Т-триггер	Мили
43	Умножение со старших разрядов со сдвигом сумматора	Дополнительный	RS-триггер	Мура
44	Умножение со старших разрядов со сдвигом сумматора	Обратный	D-триггер	Мура
1	2	3	4	5
45	Умножение со старших разрядов со сдвигом сумматора	Дополнительный	Т-триггер	Мура
46	Умножение со старших разрядов со сдвигом сумматора	Обратный	RS-триггер	Мили
47	Умножение со старших разрядов со сдвигом сумматора	Дополнительный	D-триггер	Мили
48	Умножение со старших разрядов со сдвигом сумматора	Обратный	Т-триггер	Мили
49	Деление с восстанов-лением остатка	Дополнительный	RS-триггер	Мура
50	Деление с восстанов-лением остатка	Обратный	D-триггер	Мура
51	Деление с восстанов-лением остатка	Дополнительный	Т-триггер	Мура
52	Деление с восстанов-лением остатка	Обратный	RS-триггер	Мили
53	Деление с восстанов-лением остатка	Дополнительный	D-триггер	Мили
54	Деление с восстанов-лением остатка	Обратный	Т-триггер	Мили
55	Деление без восстанов-ления остатка	Дополнительный	RS-триггер	Мура
56	Деление без восстанов-ления остатка	Обратный	D-триггер	Мура
57	Деление без восстанов-ления остатка	Дополнительный	Т-триггер	Мура
58	Деление без восстанов-ления остатка	Обратный	RS-триггер	Мили
59	Деление без восстанов-ления остатка	Дополнительный	D-триггер	Мили
60	Деление без восстанов-ления остатка	Обратный	Т-триггер	Мили