2.3.3. Проектирование одноразрядного десятичного сумматора в коде 8421
Суммирование одноразрядных десятичных чисел происходит в два этапа. На первой ступени суммирования получается результат, который подвергается анализу на предмет введения коррекции и на второй ступени эта коррекция вводится или нет.
|
+ |
α8 α4 α2 α1 |
|
β8 β4 β2 β1 | |
|
П’i γ’8 γ’4 γ’2 γ’1 | |
— результат первой ступени суммирования. Коррекция:
|
+ |
γ’8 γ’4 γ’2 γ’1 |
|
0110 | |
|
Пi γ8 γ4 γ2 γ1 | |
— результат второй ступени суммирования. Пi — перенос в следующую тетраду.
Коррекция вводится, если это необходимо. Данную «необходимость» выявляет схема коррекции. По полученному правилу введения коррекции можно сказать следующее: схема коррекции должна вырабатывать сигнал введения корректирующей величины, если результат первой ступени суммирования будет равен
1010
1011
1100
1101
1110
1111
или если есть П’I = 1.
Спроектировать такую схему не составляет особого труда. Обозначим через Fк — функцию введения коррекции, тогда Fк = Fзк + П’i, где Fзк — функция запрещенных комбинаций, принимающая значение "1" при появлении на первой ступени сложения только что перечисленных комбинаций. Запишем Fзк в виде таблицы истинности:
Таблица 2.3.2.
Таблица истинности для функции Fзк
|
γ’8 |
γ’4 |
γ’2 |
γ’1 |
Fзк |
|
0 |
0 |
0 |
0 |
0 |
|
0 |
0 |
0 |
1 |
0 |
|
0 |
0 |
1 |
0 |
0 |
|
0 |
0 |
1 |
1 |
0 |
|
0 |
1 |
0 |
0 |
0 |
|
0 |
1 |
0 |
1 |
0 |
|
0 |
1 |
1 |
0 |
0 |
|
0 |
1 |
1 |
1 |
0 |
|
1 |
0 |
0 |
0 |
0 |
|
1 |
0 |
0 |
1 |
0 |
|
1 |
0 |
1 |
0 |
1 |
|
1 |
0 |
1 |
1 |
1 |
|
1 |
1 |
0 |
0 |
1 |
|
1 |
1 |
0 |
1 |
1 |
|
1 |
1 |
1 |
0 |
1 |
|
1 |
1 |
1 |
1 |
1 |
Получим МДНФ для Fзк, для чего эту функцию нанесем на диаграмму Вейча:
Рис. 2.3.6. Диаграммы Вейча для функции Fзк.
Fзк = γ’8 γ’2 + γ’8 γ’4
После этого
Fк = γ’8 γ’2 + γ’8 γ’4 + П’i
На первой ступени сложения используются 4 двоичных одноразрядных сумматора, соединенные последовательно.
На второй ступени — 3 сумматора. Вторая ступень суммирования проще как по количеству сумматоров (используется только 3 двоичных сумматора: корректирующая "1" прибавляется во 2 и 3 разряды и возможен перенос в 4 разряд), так и по схемам двоичных сумматоров (во второй ступени можно использовать в двух случаях двоичные сумматоры на два входа — полусумматоры). Проектирование этих схем несложно и может быть сделано самостоятельно. Сигнал Пi можно совместить с Fk, так как Fk вводится только в случае, когда сумма двух слагаемым больше 10.
С учетом всего сказанною схема одноразрядного десятичного сумматора будет следующей (рис. 2.3.7,а).
Рис. 2.3.7,а. Логическая схема одноразрядного десятичного сумматора.
В дальнейшем данную схему будем изображать следующим образом (рис. 2.3.7,б).
Рис. 2.3.7,б. Условное обозначение логической схемы одноразрядного десятичного сумматора.