2.4.2. Получение общей схемы сумматора

Общая структура 3-х разрядного десятичного сумматора с устройством управления представлена на рисунке 2.4.10.

Рис. 2.4.10. Общая структурная схема 3-х разрядного десятичного сумматора с устройством управления.

По сигналу НУ триггеры регистров и распределителя сигналов устанавливаются в состояние "0". По сигналу «Пуск» триггер пуска устанавливается в состояние "1" и импульсы с ГИ (генератор импульсов) через схему "И" поступают на распределитель сигналов. Последний вырабатывает управляющие сигналы СИ1, СИ2, СИ3 и СИ4. Сигнал СИ4 устанавливает триггер пуска в состояние "0" и отключает тем самым ГИ от распределителя сигналов.

2.5. Порядок оформления пояснительной записки

1. Исходные данные для проектирования

   1. Количество десятичных разрядов.

   2. Двоично-десятичный код, в котором находятся числа Система логических элементов.

   3. Система логических элементов.

   4. Критерий оптимальности элементов для проектирования логических схем.

   5. Тип триггера для проектирования схемы управления.

   6. Временные параметры синхронизирующей серии импульсов логических элементов.

Исходные данные задаются преподавателем на занятии.

2. Разработка алгоритма выполнения арифметических операций сложения и вычитания многоразрядных чисел в заданном двоично-десятичном коде.

   1. Разработка алгоритма для одноразрядных десятичных чисел, получение величины коррекции и критерии ее ввода.

   2. Обобщение полученного алгоритма на многоразрядные числа при выполнении операции сложения и вычитания.

   3. Приведение шести примеров на следующие случаи сложения:

      1. Положительная величина (+A) складывается с другой положительной величиной (+B) с получением положительного результата (+C) без переполнения (+A)+(+B)=(+C).

      2. (+A)+(-B)=(+C).

      3. (+A)+(-B)=(-C).

      4. (-A)+(-B)=(-C).

      5. (+A)+(+B)=(-C) — Переполнение разрядной сетки.

      6. (-A)+(-B)=(+C) — Переполнение разрядной сетки.

3. Разработки функциональной схемы одноразрядного десятичного сумматора комбинационного типа:

   1. Разработка оптимальной схемы (с точки зрения критерия оптимальности) одноразрядного двоичного сумматора с учетом заданного базиса логических элементов.

   2. Разработка схемы коррекции.

   3. Разработка схемы одноразрядного десятичного сумматора.

4. Разработка дополнительных схем для функционирования многоразрядного десятичного сумматора (все схемы проектируются в заданном базисе логических элементов с учетом критерия оптимальности).

   1. Разработка преобразователя прямого кода в обратный для работы с отрицательными величинами.

   2. Разработка схемы, фиксирующей переполнение разрядной сетки.

   3. Разработка схемы для определения знака суммы.

5. Разработки функциональной схемы многоразрядного десятичного сумматора.

6. Разработка устройства управления для многоразрядного десятичного сумматора.

   1. Разработка входных и выходных регистров хранения числовой информации, участвующей в операции сложения.

   2. Разработка регистра признаков результата.

   3. Расчет временных параметров устройства управления.

   4. Разработка схемы для получения управляющих сигналов и схемы пуска выполнения операции сложения.

7. Общая структура схемы многоразрядного десятичного сумматора комбинационного типа с устройством управления.

8. Выводы по работе.