1.Функціонально конструктивні елементи.

1.1.Мікропроцессор к1810вм86

1.1.1. Загальні відомості

Мікропроцесор К1810ВМ86 складається з 14 16 – бітових внутрішніх регістрів і створює 16 – бітову шину даних для зв’язку з зовнішньою пам’яттю і портами введення і виведення інформації. Шина адресу має 20 ліній, що дозволяє адресувати безпосередньо до пам’яті ємністю до 1 Мбайт = 2²⁰ = 1 048 576 байт. Простір пам’яті розподіляється на сегменти по 64 Кбайт, притому в любий момент часу МП може звертатися до осередків чотирьох сегментів, які програмно обрані в якості поточних. Сегментація пам'яті забезпечує зручний механізм обчислення фізичних адрес і сприяє модульному проектуванню програмного забезпечення, що спрощує програмування і налагодження.

Для скорочення необхідного числа виходів БІС молодші 16 адресних ліній мультиплєксовані в часі з лініями даних і складають єдину шину адреси/даних (ШАД). Чотири старші адресні лінії аналогічно мультиплєксовані з лініями стану. Щоб сигнали цих ліній можна було використовувати в системі, їх обов'язково розділяють за допомогою зовнішніх схем, тобто здійснюють демультиплєксацію шин.

1.1.2. Призначення виходів мікропроцесора

Призначення висновків БІС залежить від режиму роботи МП (мал. 1.1.). Вісім виходів має подвійне позначення, причому позначення в дужках відповідають максимальному режиму.

Функціональне призначення сигналів МП і особливості їхнього використання спочатку в мінімальному режимі.

АD15-АDО – мультиплєксна (сполучена) двунапрямлена шина адреси/даних, по якій з поділом у часі передаються адреса, інформація і дані. У першому такті циклу шини - циклу звертання до пам'яті чи зовнішнього пристрою (ЗП) - МП видасть на цю шину молодші 16 біт адреси пам'яті або повну адресу зовнішнього пристрою, чи байти команд, супроводжувані стробом даних DEN.

А

Мал. 1.1.Умовне графічне зображення МП ВМ86

19/S6-A16/S3 - мультиплексні вихідні лінії адреси/стану. У першому такті на ці лінії видаються старші 4 біти адреси пам'яті, а при адресації ЗП - нулі.

В інших тактах циклу шини МП видає на ці лінії сигнали стану S6 – S3. Код на лініях S4, S3 визначає сегментний регістр, що бере участь у формуванні фізичної адреси пам'яті, тобто вказує сегмент пам'яті, до якого виробляється звертання в поточному циклі (табл. 1.1). При звертанні до ВУ, коли сегментні регістри не беруть участь і формування адреси, установлюється значення S4 = 1, S3 = 0.

Таблиця 1.1.
S4	S3	Сегментний регістр
0	0	ES
0	1	SS
1	0	CS
1	1	DS

ВНЕ — дозвіл старшого байта. Формується в першому такті циклу одночасно з адресною інформацією. Активний сигнал нульового рівня ВНЕ означає, що по старшій половині АD15-АD8 шини адреси/даних передаються 8-бітові дані. Сигнал ВНЕ заклацається в зовнішньому регістрі адреси і використовується як додатковий адресний вихід, що визначає доступ до старшого банку пам'яті або до ЗУ з байтовою організацією, підключеному до старшої половини шини АD.Сумісне використання ВНЕ та молодшої лінії адреси АО для дешифрації адрес дозволяє здійснювати передачу слів чи окремих байтів по шині АD (табл. 1.2). Відзначимо, що після закінчення сигналу ВНЕ на вихід подається резервний сигнал стану S7, що не має визначеного значення.

Таблиця 1.2.
ВНЕ	АО	Розрядність даних
0	0	Все слово
0	1	Старший байт D15 – D8,непар..
1	0	Молодший байт D7 – D0,парн..
1	1	Нема звернення

NМ1 – немасковане переривання, розпізнається мікропроцесором по завершенню поточної команди незалежно від стану прапорця дозволу переривання IF. Цей вхід призначений для сигналізації при деяких критичних ситуаціях, наприклад про аварійне відключення мережного живлення.

INТR – запит переривання (маскований), запитується центральним процесором наприкінці виконання кожної команди, якщо переривання дозволені (IF=1) і фіксується у внутрішньому тригері. Звичайно на вхід INТR подається запит від програмувального контролера переривань К1810ВН59А. Якщо IF = 0, то запит по входу INТR ігнорується.

INТA - підтвердження запиту преривання, формується у відповідь на прийнятий запит переривання INТR, виконує функцію сигналу RD в циклі підтвердження переривання і стробує зчитування покажчика адреси (вектора) переривання. В кожнім випадку підтвердженні переривання виконуються два цикли INТA, з яких перший є попереднім і не супроводжується читанням інформації.

READY – готовність, указує на те, що адресований в даному циклі пристрій готовий до обміну даними. Якщо пристрій не готовий до взаємодії з МП, він видає сигнал READY - 0, і МП переходить у стан чекання. У цьому випадку між тактами ТЗ і Т4 цикла шини з'являється необхідне число тактів чекання ТW. Після установки сигналу READY = І МП виходить зі стану чекання і відновляє роботу.

ТESТ – перевірка, використовується разом з командою чекання WAIT, виконуючи яку МП перевіряє рівень сигналу ТЕSТ. Якщо ТЕSТ = 0, МП переходить до виконання наступної по команди. Якщо ТЕSТ = І, МП уводить холості такти Т1 і періодично, з інтервалом SТ, перевіряє значення сигналу ТЕSТ. Команда WAIT і ТЕSТ сигнал забезпечують синхронізацію роботи МП із зовнішніми сигналами: ТЕSТ – вхід програмної перевірки, RDY – вхід апаратної перевірки готовності пристроїв у системі.

CLK – тактова синхронізація (тактування). Сигнал синхронізації від зовнішнього генератора тактових імпульсів, призначений для синхронізації МП.

RЕSЕТ - скидання, переводить МП у визначений початковий стан, у якому скинуті сегментні регістри (крім СS, усі розряди якого встановлюються в одиничний стан), покажчик команд ІР, усі прапори, регістри черги команд і усі внутрішні тригери в пристрої керування. Сигнал RЕSЕТ не впливає на стан загальних регістрів, що встановлюються в початковий стан програмним шляхом. На час дії сигналу RЕSЕТ усі виходи, що мають три стани, переводяться в третій стан, а виходи, що мають два стани, стають пасивними. Мінімальна тривалість сигналу RЕSЕТ при першому включенні МП складає 50 мкс, а при повторному запуску – чотири такти синхронізації. Після зняття сигналу RЕSЕТ робота МП відновляється з початкового стану.

МN/МХ – мінімальний /максимальний режими.

Таблиця 1.3.
S2	S1	S0	Тип циклу шини
0	0	0	Підтвердження преривання
0	0	1	Читання ЗП
0	1	0	Запис ЗП
0	1	1	Зупинка
1	0	0	Вибірка команди
1	0	1	Читання ЗП
1	1	0	Запис ЗП
1	1	1	Циклу шини нема

S2 – SО – сигнали стану, що забезпечують інформацію про тип виконуваного циклу шини (табл. 1.3). Сигнали стану подаються в контролер шини, що дешифрує їх і формує розширений набір керуючих сигналів. Якщо МП не ініціює цикл шини, то сигнали S2 – SО встановлюються і пасивний стан 111.

QS1, QS0 – стан черги. Ідентифікує стан внутрішньої черги команд МП (табл. 1.4.) і діє протягом такту синхронізації після виконання операції над чергою. Сигнали QS1, QS0 призначені для співпроцесора, що сприймає команди

й операнди за допомогою команди ESC. Співпроцесор контролює шину А0 і фіксує момент, коли з програмної пам'яті вибирається призначена для нього команда ESC, а потім стежить за чергою команд і визначає момент, коли ця команда повинна виконуватися.

Таблиця 1.4.
QS1	QS0	Операція над чергою
0	0	Операції нема, в останньому такті не було вибірки із черги
0	1	Із черги обраний перший байт
1	0	Черга пуста, була спустошена командою передачі управління
1	1	Із черги обраний слідуючий байт команди

RQ/GTI – RQ/GTO запит/представлення (підтвердження/дозвіл). Дві однакові двунаправлені лінії, кожна з яких може використовуватися для передачі імпульсних сигналів запиту/дозволу доступу до локального типі (каналу). Процес доступу до шини здійснюється в наступному порядку:

1) Пристрій, підключений до локальної шини і потребуючий доступу до загального ресурсам, формує запитальний (перший) імпульс тривалістю один такт;

2) Наприкінці поточного циклу МП видає відповідний (другий) імпульс, що підтверджує можливість доступу до локальної шини. У наступному такті МП переводить шини адреси/дані і керування у высокоомний стан і відключається від каналу;

3) По закінченні роботи з каналом пристрій видає на ту ж лінію імпульс (третій), що вказує на закінчення захоплення каналу. У наступному такті МП відновлює керування шиною і продовжує обчислення.

Усі три імпульси мають однакову тривалість і низький активний рівень. Сигнали на лініях незалежні, однак лінія RQ/GTO має більш високий приорітет, чим лінія RQ/GTI , коли запити надходять одночасно. Але якщо на лінії RQ/GTO з'являється запит у той час, коли МП знаходиться в стані захоплення по сигналі RQ/GTI, то цей запит захоплення не одержує підтвердження до звільнення шини по лінія RQ/GTI. Таким чином, кожна з двох розглянутих ліній служить для встановлення режиму захоплення.

LОСК - блокування шини, інформує пристрої системи, що вони не повинні намагатися запитувати шину. Формується однобайтовим префіксом LОСК, розташовуваним перед командою, і діє до кінця виконання цієї команди, забороняючи доступ до системної магістралі іншим пристроям, зокрема іншим процесорам. При підтвердженні запиту шини вихідний буфер сигналу LОСК переводиться в третій стан.

Префікс LОСК не впливає на преривання. Якщо при наявності блокування зовнішня система запитує шину по лініям RQ/GT, МП фіксує запит, але не підтверджує його до завершення команди, що має префікс блокування. Програмісти звичайно використовують цей, префікс, коли необхідно ідентифікувати стан поділюваних ресурсів системи. Префікс LОСК може використовуватися й у мінімальному режимі, коли зовнішній сигнал блокування LОСК відсутній. У цьому випадку генерування підтвердження HLDAна запит шини HLD затримується до завершення виконуваної команди.