- •1.Кодирование логической и двоичной информации электрическими сигналами.
- •2. Потенциальная система кодирования, положительная и отрицательная логика .
- •3. Реализация ф–ии “и” на диодах.
- •4. Реализация ф–ии “или” на диодах.
- •5. Реализация ф–ии “не” на диодах.
- •6. Ттл элемент, схема, работа.
- •Переходная характеристика ттл элемента.
- •8. Ттл элемент, выходные характеристики.
- •9. Разновидности схем логических элементов.
- •10. Соединение логических элементов.
- •11. Соединение логических элементов и пассивных радиокомпонентов.
- •12. Асинхронный rs триггер.
- •13. Синхронный rs триггер.
- •14. D триггер-защёлка.
- •15. D триггер с динамической блокировкой входов.
- •16. Универсальный jk триггер.
- •17. Счётный триггер.
- •18. Счётчики, общие положения.
- •19. Двоичные счётчики.
- •20. Недвоичные счётчики.
- •21. Счётчики с параллельным переносом.
- •22. Параллельные регистры.
- •23. Сдвиговые регистры.
- •24. Реверсивные регистры.
- •25. Линейные дешифраторы.
- •26. Матричные дешифраторы.
- •27. Пирамидальный дешифратор.
- •28. Мультиплексор.
- •29. Реализация логических функций на мультиплексоре.
- •30. Одноразрядный сумматор.
- •31. Последовательный многоразрядный сумматор.
- •32. Параллельный многоразрядный сумматор.
- •34. Ттл элемент памяти.
- •36. Запоминающий элемент пзу.
- •37. Запоминающий элемент динамической памяти.
- •38. Организация бис зу.
- •39. Структурная схема бис зу.
- •40. Модуль памяти статического озу.
- •41. Триггер Шмитта.
- •42. Мультивибратор.
- •43 Формирователь импульсов.
- •44. Одновибратор.
- •45. Индикация состояния выхода логического элемента .
- •46. Статическая индикация.
- •47. Определение интервала времени по заданным уровням в цепях первого порядка .
- •49. Цап на суммировании токов.
- •50. Цап на резистивной матрице r-2r.
- •51. Ацп ─ общие принципы построения, погрешности.
- •52. Параллельный ацп.
- •53. Ацп последовательного приближения.
- •54. Ацп двойного интегрирования.
41. Триггер Шмитта.
Для анализа работы указанной схемы используем построение диаграммы распределения потенциалов на резисторах R0 и R1. Этот метод дает хорошие результаты при условии, что входной ток логического элемента значительно меньше тока протекающего по резисторам R0 и R1. Диаграмма распределения потенциалов показана на рис. а. Учитывая, что сопротивление равномерно распределено по длине резисторов на горизонтальной оси отложено суммарное сопротивление резисторов R1 и R0 , точка соединения выделена и оттуда восстановлена вертикальная ось — напряжение U1. По бокам горизонтальной оси установлены вертикальные, слева ось входных напряжений — Ui, справа ось выходных напряжений — Uo.
Масштабы по вертикальным осям как на рис. 96 а, так и на рис. 96б взяты одинаковыми. На оси U1 (вход логического элемента) показана характерная точка Up — напряжение переключения логического элемента В. Если возьмем входное напряжение Ui=0, то и выходное напряжение Uo=0, так как последовательное соединение двух элементов не приводит к изменению знака. Это состояние устойчиво.
42. Мультивибратор.
Переключатель SW управляет запуском мультивибратора показанное положение переводит мультивибратор в нерабочее состояние, так как на нижних входах элементов имеется напряжение низкого уровня, а на выходах будет высокий уровень независимо от напряжения на верхних входах. Если переключатель перевести в положение 5v, то схема запустится. Работа схемы показана на временной диаграмме. Выберем начальное состояние схемы: U1=1, U2=0, U3=1. Это состояние возможно при начальном заряде конденсатора равном нулю. Начинается заряд конденсатора С по цепи: источник питания - открытый верхний транзистор выходного каскада второго элемента - конденсатор С - резистор R - открытый нижний транзистор выходного каскада первого элемента - общий провод.
43 Формирователь импульсов.
Схема устройства состоит из двух логических элементов и интегрирующей RC цепи.
Ui — входной сигнал, U1 — напряжение на выходе первого элемента, U2 — напряжение на конденсаторе и на входе второго элемента, Uo — выходное напряжение, Up — напряжение переключения логического элемента. Исходное состояние: Ui — низкий уровень, соответственно U1 и Uo — высокий уровень, U2 — тоже высокий уровень, так как конденсатор С будет заряжен высоким выходным напряжением U1. Схема запускается фронтом входного сигнала, через один средний интервал задержки U1 и Uo принимают низкий уровень и это приводит к разряду конденсатора С через резистор R и нижний открытый транзистор выходного каскада первого элемента. Напряжение U2 уменьшается по экспоненциальному закону и когда оно достигает уровня переключения Up (момент времени t1), что соответствует подаче на вход второго элемента низкого уровня напряжения, выходное напряжение Uo принимает значение высокого (через интервал задержки после момента t1). Таким образом завершается формирование выходного сигнала. После установления входного сигнала низкого уровня U1 принимает значение высокого уровня и начинается заряд конденсатора С.