8. Цифрові компаратори

Цифрови́й компара́тор — пристрій, що призначений для порівняння двох чисел.

Розглянемо два цілих двійкових числа A і B. При їхньому порівнянні можуть статися три варіанти: A = B; A > B і A < B.

Перший випадок (компаратор рівності) (A = B) реалізується в найпростіших компараторах, які іноді носять назву нуль-органів. Такий компаратор виявляє лише факт рівності або нерівності двох поданих на його вхід чисел A і B і формує на виході сигнал рівності (логічну одиницю), або нерівності - логічний нуль. Функцію, яку реалізує компаратор у цьому випадку можна визначити формулою{\displaystyle y(A=B)={\begin{cases}1,&{\mbox{if }}A=B,\\0,&{\mbox{if }}A\neq B.\end{cases}}} {\displaystyle y(A=B)={\bar {a_{1}}}{\bar {a_{2}}}{\bar {b_{1}}}{\bar {b_{2}}}\vee {\bar {a_{1}}}a_{2}{\bar {b_{1}}}b_{2}\vee a_{1}{\bar {a_{2}}}b_{1}{\bar {b_{2}}}\vee a_{1}a_{2}b_{1}b_{2}}:

рівності реалізується за допомогою логічних схем «Виняткове АБО» (елементи D1 і D2) та багато вхідного кон'юнктора D3.

На виході D1 і D2 (виняткове АБО з інверсією виходу) рівень логічної одиниці з'являється тоді, коли a₁ = b₁ та a₂ = b₂, незалежно від порівняння логічних одиниць чи логічних нулів. Тому на виході y компаратора логічна одиниця присутня лише у випадку, коли набули рівності обидва розряди двійкових чисел A і B.

Функціонування схеми пояснюється таблицею істинності.

У другому випадку (компаратор нерівності) компаратори можуть відрізняти не тільки рівність чисел A і B, але й нерівність, коли A > B або A < B. Такі компаратори будуються за складнішою схемою.

Вони визначають стани нерівностей і описуються системою нерівностей:

1. Тригер, його структура. Типи тригерів

Тригер - клас електронних пристроїв, що володіють здатністю тривалий час перебувати в одному з двох стійких станів і чергувати їх під впливом зовнішніх сигналів. Кожне стан тригера легко розпізнається за значенням вихідної напруги. Зa характером дії тригери відносяться до імпульсних пристроїв - їх активні елементи (транзистори, лампи) працюють в ключовому режимі, а зміна станів триває дуже короткий час.

RS-тріггер - тригер, Який зберігає своє попереднє стан при нульових входах і змінює свій вихідний стан при подачі на один з його входів одиниці.

D-тригер — запам'ятовує стан входу і видає його на вихід. D-тригери мають, як мінімум, два входи: інформаційний D і синхронізації С

Синхронний Т-тригер, при одиниці на вході Т, по кожному такту на вході С змінює свій логічне стан на протилежний, і не змінює вихідний стан при нулі на вході T.

2. Призначення, основні властивості тригера

Тригер - пристрій, призначений для зберігання значення однієї логічної змінної (або значення однорозрядного двійкового числа, при зберіганні багаторозрядних двійкових чисел; для запам'ятовування значення кожного розряду числа використовується окремий тригер). Відповідно до цього тригер має два стани: одне з них позначається як стан лог. 0, інше - стан лог. 1. Впливаючи на входи тригера, його встановлюють в потрібний стан. Входи тригера і подані на них сигнали діляться на інформаційні та допоміжні. Інформаційні сигнали управляють станом тригера, яке визначається значенням (0 або 1) сигналу на його основному (прямому) Q-виході. З іншого Q-виходу знімається інверсний сигнал. Допоміжні сигнали служать для попередньої установки тригера в заданий стан і його перемикання (синхронізації), а в деяких випадках - для дозволу управління станом.

Відмінною особливістю тригера є властивість запам'ятовування двійкової інформації. Під пам'яттю тригера мають на увазі здатність залишатися в одному з двох станів і після припинення дії перемикаючого сигналу. Прийнявши один зі станів за «1», а інше за «0», можна вважати, що тригер зберігає (пам'ятає) один розряд числа, записаного в двійковому коді.

3. Тригери зі статичним та динамічним управлінням

Тригери поділяються на дві великі групи - динамічні і статичні. Названі вони так за способом представлення вихідної інформації.

Динамічний тригер являє собою керований генератор, один зі станів якого (одиничне) характеризується наявністю на виході безперервної послідовності імпульсів певної частоти, а інше (нульове) – відсутністю вихідних імпульсів. Зміна станів проводиться зовнішніми імпульсами (рис. 1).

До статичних триггерам відносять пристрої, кожне стан яких характеризується незмінними рівнями вихідної напруги (вихідними потенціалами): високим - близьким до напруги харчування і низьким - близько нуля. Статичні тригери за способом представлення вихідної інформації часто називають потенційними.

Статичні (потенційні) тригери, в свою чергу, поділяються на дві нерівні по практичному значенню групи - симетричні і несиметричні тригери. Обидва класи реалізуються на Двохкаскадний двухінверторном підсилювачі з позитивним зворотним зв'язком, а назвою своїм вони зобов'язані способам організації внутрішніх електричних зв'язків між елементами схеми.

4. Тригери з двоступінчастим управлінням

Двоступеневий RS-тригер

Він виконаний на двох одноступінчатих синхронних RS-тригерах з інвертором в ланцюзі синхронізації тригера другого ступеня. Перший ступінь тригера спрацьовує по фронту синхроимпульса, при це змінюється значення q і не q. Другий ступінь приймає інформацію з виходів першої по зрізу синхроимпульса, завдяки наявності інвертора. Тому двоступеневий тригер змінює свій стан не по фронту, а по зрізу синхроимпульса.

Двоступеневий D-тригер

Його можна побудувати на основі двоступеневого RS-тригера, додавши інвертор на вході R. Двоступеневий D-тригер змінює свій стан по зрізу синхроимпульса, чинного на вході S.

Двоступеневий JK-тригер

Його можна отримати з двоступеневого RS-тригера, охопивши його перехресними зворотними зв'язками з виходів Q і неQ відповідно на входи R і S через елементи И. Спрацьовує по зрізу синхроимпульса на вході S.

Двухступенчатний Т-тригер

Його можна побудувати на основі двоступеневого RS-тригера, охопивши його перехресними зворотними зв'язками з виходів відповідно на входи R і S. Перемикається в протилежні стану по зрізу синхроимпульса на рахунковому вході

Все двоступеневі тригери є синхронними і спрацьовують по зрізу синхроимпульса! Мають внутрішню затримку спрацьовування рівну тривалості синхроимпульса. Для двоступеневих тригерів характерна відсутність динамічних входів, всі входи статичні. На основі розглянутих одноступінчатих і двоступеневих тригерів будуються комбіновані тригери, приклади яких різноманітні.

Регістр, загальні відомості і структура

Регістр — послідовний або паралельний логічний пристрій, який виконує функцію приймання, запам'ятовування і передавання інформації.

Інформація в регістрі зберігається за видом числа (слова), зображеного комбінацією сигналів 0 і 1. Кожному розряду числа, що записаний в регістр, відповідає свій розряд, побудований, як правило, на базі тригерів RS-, D- або JK- типу. Регістри забезпечують збереження команд, адресів, результатів операцій, індексів і т.д.

- спосіб управління записом: асинхронні, синхронні

- запису/видачі ін-фи: послідовні(від молодших до старших і навпаки)

- число ліній для представлення 1 біта: однофазні і парофазні

- число тактів для запису слова: одно, двух, багатотактні

- тип викон. операцій: запис, зсув, зчитування, перетворення коду

Пaралельний регістр

Паралельний регістр слугуе для запам'ятовування многоразрядного довічного (або недвійковий) слова. Кількість тригерів, що входить до складу паралельного регістра визначає його розрядність.

При запису інформації в паралельний регістр все біти повинні бути записані одночасно. Тому все тактові входи тригерів, що входять до складу регістра, об'єднуються паралельно. Схема и УГО 4-розр. регістра.

Послідовний та зсувний регістр

У регістрах цього типу запис і зчитування виконуються в послідовному коді. В процесі запису дані заносяться в тригери послідовно в часі біт за бітом, при зчитуванні також біт за бітом виводяться з регістра. Послідовні регістри мають один інформаційний вхід X і один вихід Y, вхід С запису / зчитування, вхід R початкової установки тригерів регістра в нульовий стан (скидання). При записи і зчитуванні здійснюються переміщення (зрушення) інформації уздовж регістра. Тому послідовні регістри також називають зсувними. Схема 4-розрядного регістра, побудованого на D-тригерах

Регістри зсуву виконують зазвичай як універсальні послідовно-паралельні мікросхеми. Це пов'язано з необхідністю записи в регістр паралельного двійкового коду при перетворенні паралельного коду в послідовний.

Перемикання регістру з паралельного режиму роботи в послідовний і навпаки здійснюється за допомогою мультиплексора (комутатора). Використання комутатора дозволяє входи D тригерів універсального регістра або підключати до зовнішніх висновків мікросхеми, або підключати до виходу попереднього тригера.

Двовходовий мультиплексор можна реалізувати за допомогою логічних елементів "2 І-2ИЛИ". Елементи "І" при цьому працюють в якості електронних ключів, а елементи "АБО" об'єднують їх виходи.