26. Реализация логических схем в различных базисах.

На принципиальных схемах логические элементы изображают прямоугольником, в верхней части которого указывают символ функции: & — для И; 1 — для ИЛИ; =1 — для исключающее ИЛИ. Входы показывают с левой части прямоугольника, выходы — с правой. Инверсные входы (выходы) выделяются небольшим кружком у входа (выхода).

Исходная функция преобразуется к виду, в котором она представляет набор только тех функций, которые входят в данный базис.

Пример: Выражение F=(x/y) (z→x). Реализовать в базисе (И; ИЛИ; НЕ)

F=x*y (z v x)=x*y*(x v z) v x*y*(x v z)==(x v y)*(x v z) v x*y*(x v z)=

= x*z v x*y v y*z=z*(x v y) v x*y=z*x*y v x*y

Логическая схема примет вид:

x

&

xy

xy

y

&

z

z xy

&

1

xy

f=z xy v xy

1

y

Если в качестве базиса приняты отрицание и импликация, то выражение преобразуется к виду:

F =(x/y) (z→x)=(x→y) (z→x)=((z→x)→ (x→y))→ (x→y)→ (z→x)

Схема примет вид:

1

1

1

z

z→x

(z→x)→(x→y)

1

x

f

1

1

1

y

x→y

y

(x→y)→(z→x)

Если в качестве базиса приняты элементы исключающее ИЛИ и конъюнкция, то получим:

F = xy*z v xy=(1 xy)z v x(1 y)=

= (1 xy)z x (1 y) (1 xy)z*x(1 y)=

= z xyz x xy xz xyz xyz xyz=z x x(y z)

Тогда схема примет вид:

x

x y

=1

z

=1

f

y z

=1

y

x(y z)

Если в качестве базиса принять элементы И–НЕ, то выражение преобразуется в виде:

F =xy*z v xy=xy v z v x v y=(xy v z)*(x v y)=xy*z*x*y

Тогда схема примет вид:

x

xy

y

xy*z

z

xy*z*x*y

x

y

x*y

27. Организация переноса в сумматорах. Сумматоры с последовательным и параллельным переносом.

Многоразрядный сумматор с последовательным переносом. Таким образом, в общем случае для каждого разряда необходима логическая схема с тремя входами a_i, b_i, C_i и двумя выходами S_i, C_i+1. Такая схема и есть полный сумматор. Ее можно реализовать с помощью двух полусумматоров. 

Входы			Промежуточные величины			Выходы
ai	bi	сi	Pi	gi	ri	Si	Ci+1
0	0	0	0	0	0	0	0
0	1	0	1	0	0	1	0
1	0	0	1	0	0	1	0
1	1	0	0	1	0	0	1
0	0	1	0	0	0	1	0
0	1	1	1	0	1	0	1
1	0	1	1	0	1	0	1
1	1	1	0	1	0	1	1

Для сложения двух многоразрядных двоичных чисел на каждый разряд необходим один полный сумматор. Только в младшем разряде можно обойтись полусумматором. На рис. 2.23 приведена схема, предназначенная для сложения двух четырехразрядных чисел А и В. Эта схема выпускается в интегральном исполнении. В ее младшем разряде также используется полный сумматор, чтобы иметь возможность наращивания разрядности схемы.

 

     

Рис. 2.23. Сумматор с последовательным переносом

Сумматоры с параллельным переносом. Время выполнения операции в сумматоре с параллельным переносом намного больше времени сложения в одноразрядном сумматоре. Действительно, сигнал переноса С₄ только тогда может принять истинное значение, когда будет установлено правильное значение С₃. Такой порядок выполнения операций называется последовательным переносом (Ripple Carry).

Чтобы уменьшить время операции сложения многоразрядных чисел можно использовать схемы параллельного переноса (Carry look-ahead). При этом все сигналы переноса вычисляются непосредственно по значениям входных переменных.

Согласно таблице переключений, в общем случае для сигнала переноса любого i-го разряда справедливо соотношение:   .                                     (1)

Величины g_i, r_i вычисляются в качестве промежуточных результатов и в полном сумматоре. Следовательно, их получение не требует дополнительных затрат. Смысл этих величин объясняется совсем просто. Сигнал g_i вырабатывается тогда, когда в данном разряде перенос происходит из-за комбинации входных переменных a_i,b_i. Поэтому его называют функцией генерации переноса. Сигнал P_i показывает, передается ли полученный в младшем разряде сигнал переноса C_i дальше. Поэтому он называется функцией распространения переноса.

Пользуясь выражением (1), можно вывести следующие формулы для вычисления сигналов переноса:  

                 (2)  

 Очевидно, что хотя полученные выражения достаточно сложные, время формирования сигнала переноса в любой разрад с помощью вспомогательных функций определяется только времением здержки распространения сигнала на двух элементах. Эти функции реализуются специальным комбинационным устройством – схемой ускоренного переноса.