Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Лаб. №12.DOC
Скачиваний:
8
Добавлен:
10.11.2019
Размер:
155.14 Кб
Скачать

1.2. Запись логической функции

Логическую функцию, описывающую условия, при которых выходной сигнал равен единице, удобнее всего записать в виде совершенной дизъюнктивной нормальной формы (СДНФ). СДНФ логической функции формируется так:

1) для каждой единицы выходного сигнала составляется конъюнкция (логическое произведение) входных сигналов, причем, если входной сигнал равен нулю, то он входит в произведение со знаком инверсии (например, для строки – номера состояния 5, выходной сигнал равен 1, а его описание в виде конъюнкции будет );

2) все наборы конъюнкций объединяются знаками дизъюнкций (логическая сумма);

3) полученное выражение приравнивается к обозначению логической функции, в данном случае Y.

Д ля таблицы 1 логическая функция в форме СДНФ имеет вид:

Логическая функция определяет условия, при которых Y=1. Эти условия могут возникнуть в четырех случаях, каждый из которых характеризуется определенной комбинацией значений трех входных сигналов.

1.3. Упрощение (минимизация) логической функции и приведение ее к виду, содержащему заданные логические функции

Для преобразования и минимизации логической функции используют законы алгебры логики.

В преобразованном и минимизированном виде логическая функция должна содержать только те логические операции, которые можно реализовать в заданном базисе логических элементов. В рассматриваемом случае логическую функцию необходимо реализовать на элементах И-НЕ. Минимизация и преобразование логической функции дает следующее логическое выражение:

Для минимизации и преобразования использовались: закон исключенного третьего, распределительный закон, закон поглощения, закон двойного отрицания и закон де Моргана.

1.4 Реализация логического выражения заданным базисом элементов

На рисунке 1 приведена схема реализации полученного логического выражения на элементах И-НЕ.

Рисунок 1 – Электрическая схема дефектоскопа, реализованная только на

Логических элементах и-не

  1. Описание лабораторного стенда

На лицевой панели лабораторного стенда имеются изображения наборов различных логических элементов, реализованных на микросхемах серии К155, а также светодиоды, тумблеры и т.д. Питание на стенд подается при помощи тумблера 1 (при этом загорается сигнальная лампа), тумблер 2 - включает питание генератора тактовых импульсов и одновибратора. Для выполнения данной лабораторной работы используются только элементы И-НЕ с различным числом входов и одним выходом. Разводка питания микросхем, реализующих логические функции, осуществлена внутри стенда. Информационный сигнал логического нуля «0» формируется за счет подключения входа логического элемента к общей точке схемы, обозначенного знаком «−», при помощи тумблеров, имеющих три гнезда подключения (тумблеры формирования логических 0 и 1). При формировании логического сигнала 1 следует учесть, что для элементов серии 155 состояние неподключенного входа микросхемы соответствует подаче на него логической единицы.

  1. Порядок выполнения работы

Задание на лабораторную работу (номер задачи из списка задания) студенты получают заранее, обычно на предшествующем выполнению лабораторной работы занятии. Синтез системы управления выполняют по рассмотренным выше этапам. Полученную электрическую схему собирают на стенде. Входные сигналы формируют при помощи тумблеров. Соединение через тумблер входа микросхемы с корпусом соответствует логическому нулю на входе, а переключение тумблера в верхнее положение, при котором вход микросхемы оказывается не подключенным («висит в воздухе»), соответствует подаче на вход микросхемы типа К155 логической единицы. Выходной сигнал у подается на светодиод VD1, причем выход микросхемы соединяют с анодом светодиода. Проверку работоспособности синтезированной системы управления осуществляют, изменяя значения входных сигналов в порядке, определяемом таблицей состояний (от нуля до 7). Перед непосредственным включением стенда, необходимо пригласить преподавателя для проверки схемы.