- •Дешифраторы и демультиплексоры.
- •Мультиплексоры.
- •Универсальные логические модули на мультиплексорах.
- •Приоритетные шифраторы.
- •Клавиатурные шифраторы.
- •Преобразователи кодов и принципы их проектирования.
- •Сдвигатели и принципы их проектирования.
- •Цифровые компараторы.
- •Мажоритарные элементы
- •Схемы контроля по модулю два.
- •Схемы контроля на основе кодов Хэмминга.
- •Схемы контроля на основе циклических кодов. Кодирующие устройства:
- •Схемы контроля на основе циклических кодов. Декодирующие устройства.
- •Одноразрядные комбинационные сумматоры.
- •Многоразрядные комбинационные сумматоры с последовательным и параллельным переносом.
- •Сумматоры с групповой структурой с последовательным и цепным переносом.
- •Сумматоры с групповой структурой с параллельным переносом.
- •Многоразрядные комбинационные сумматоры с условным переносом.
- •Принципы организации и классификация арифметико-логических устройств эвм.
- •Асинхронные и синхронные rs–триггеры.
- •Двухступенчатые триггерные схемы.
- •Триггеры с динамическим управлением (управление по фронту.)
- •Триггеры с внутренней задержкой.
- •Параллельные (статические) регистры и регистровые файлы.
- •Регистры сдвига(последовательные).
- •Универсальные регистры.
- •Асинхронные двоичные счетчики.
- •Синхронные двоичные счетчики.
- •Двоичные счетчики с произвольным коэффициентом счета (с модификацией межразрядных связей).
- •Двоичные счетчики с произвольным коэффициентом счета (с управляемым сбросом).
- •Счетчики с недвоичной системой счисления (в коде 1 из n).
- •Счетчик Джонсона.
- •Понятие об эквивалентных микрооперациях и обобщенном операторе.
- •Структурная организация и проектирование операционных автоматов типа і.
- •Структурная организация и проектирование операционных автоматов типа м.
- •Структурная организация и проектирование операционных автоматов типа iм.
- •Принципы построения устройств управления с «жесткой логикой».
- •Принципы построения устройств управления с «программируемой логикой».
- •Основные параметры и классификация запоминающих устройств эвм.
- •Основные структуры адресных зу. Структуры зу 2d и 3d.
- •Основные структуры адресных зу. Структура зу 2dm.
- •Статические запоминающие устройства (sram).
- •Динамические запоминающие устройства (dram).
- •Динамические запоминающие устройства fpm dram, edo dram и bedo dram.
- •Синхронные динамические запоминающие устройства sdram, ddr sdram и ddr2 sdram.
- •Динамические запоминающие устройства rdram.
- •Взаимодействие оперативной памяти и процессора.
- •Программируемые логические матрицы и программируемые матрицы логики.
- •Сложные программируемые логические устройства (cpld).
- •Состав и функции макроячеек имс архитектуры cpld.
- •Базовые матричные кристаллы (вентильные матрицы).
- •Архитектура программируемых пользователем вентильных матриц (fpga).
- •Состав и функции конфигурируемых логических блоков и логических элементов плис архитектуры fpga.
- •Состав и функции элементов ввода-вывода плис архитектуры fpga.
- •Характеристики системы коммутации плис архитектуры fpga.
Принципы построения устройств управления с «программируемой логикой».
Р-автоматы строятся на основе принципа микропрограммного управления (МПУ), использующего операционную адресную структуру управления слов, которая хранится в памяти. Управляющее слово определяет порядок работы устройства в течение одного такта и называется микрокомандой (МК). МК содержит информацию о микрооперациях, которые выполняются в данном такте работы устройства (операционная часть) и информацию об адресе следующей МК (адресная часть). В УУ с «гибкой» логикой (Р-автоматы) МК реализуется в явной форме в виде последовательности МК хранящейся памяти. Формат МК имеет следующий вид поля:
Р - служебное поле, которое определяет тип МК.
У – операционная часть, которая может содержать 1 или несколько полей микроопераций
Y= {y1,y2,…,yk}
А – адресная часть, которая определяет адрес следующей микрооперации. Содержит 1 или несколько полей логических условий и поле адреса А = {х, ADR} Р-автомат функционирует как автомат Мура и структурно его можно представить следующим образом:
СУ – схема управления;
СФУС – схема формирования управляющего сигнала;
СВЗОС – схема выделения значений осведомительных сигналов;
СФАМК – схема формирования адресной МК;
СО – сигнал обращения;
РД – регистр данных;
РА – регистр адреса;
EPPROM – память.
ТПА = Тх+ТА+ТП+ТРГ+ТУ
В зависимости от принятого способа кодирования МК различают 3 варианта организации микропрограммного управления:
• горизонтальное;
• вертикальное;
• комбинированное (смешанное).
При горизонтальном микропрограммировании в каждой микрооперации выделяется свой разряд. Тогда non=M Для сокращения разрядности операционной части можно использовать
вертикальное микропрограммирование, при котором в одном такте формируется один управляющий сигнал.
При смешанном микропрограммировании всё множество микроопераций разбивается на подмножества несовместимых микроопераций. По способу функционирования адреса следующей МК различают:
1. Р-автомат с принудительной адресацией;
2. Р-автомат с естественной адресацией.
При принудительной адресации в каждой МК указывается адрес следующей МК, а при естественной адрес следующей МК в явном виде указывается лишьв некоторых МК (команда перехода), а в остальных случаях он принимается равным увеличенному на 1 адресу предыдущей команды.
Поле Х хранит коды проверенных логических условий.
С целью сокращения разрядности МК в случаях, когда в микропрограммах имеются в последовательности операторных и условных вершин, используется естественная адресация.
Разрядность МК можно сократить, если использовать сегментацию памяти.
Сократить число тактов микропрограммы можно, если за 1 такт проверять не 1, а несколько логических условий сразу.
Основные параметры и классификация запоминающих устройств эвм.
Важными параметрами памяти являются:
1. информационная ёмкость;
2. организация памяти;
3. быстродействие (оценивается временем считывания, записи и длительности участков чтения записи)
Время считывания – интервал между моментами появления сигналов чтения и слова на выходе памяти. Время записи – интервал после появления сигнала «запись», достаточного для установления ячейки памяти в устойчивое состояние. Минимально допустимый интервал между последовательными чтениями или записями образуют соответствующий цикл, при этом длительности циклов могут превышать время чтения или записи, т. к. после этих операций может потребоваться время для восстановления необходимого начального состояния памяти.
4. уровни напряжения «0» и «1», входная, выходная и нагрузочная ёмкость, величина токов «0» и «1»;
5. энергонезависимость – способность памяти сохранять данные при отключении напряжения питания. Может быть естественной (присуща самим ЗЭ) или искусственной (достигается введением резервных источников питания);
6. стоимость. Исходя из того, что информационная ёмкость, быстродействие и стоимость находятся в противоречии, то память в ЭВМ организуется иерархически.
Начиная с самого верхнего уровня: регистровая → кэш-память →
оперативная память → специальная память (видеопамять) → внешняя память.
Классификация:
Важным признаком классификации памяти является доступ к данным. По способу доступа к данным ЗУ делятся на:
- адресные;
- последовательные;
- ассоциативные.
При адресном доступе на адресные входы подается код, по которому отыскивается ячейка для записи/чтения информации. Все ячейки адресной памяти в момент обращения равнодоступны.