- •Дешифраторы и демультиплексоры.
- •Мультиплексоры.
- •Универсальные логические модули на мультиплексорах.
- •Приоритетные шифраторы.
- •Клавиатурные шифраторы.
- •Преобразователи кодов и принципы их проектирования.
- •Сдвигатели и принципы их проектирования.
- •Цифровые компараторы.
- •Мажоритарные элементы
- •Схемы контроля по модулю два.
- •Схемы контроля на основе кодов Хэмминга.
- •Схемы контроля на основе циклических кодов. Кодирующие устройства:
- •Схемы контроля на основе циклических кодов. Декодирующие устройства.
- •Одноразрядные комбинационные сумматоры.
- •Многоразрядные комбинационные сумматоры с последовательным и параллельным переносом.
- •Сумматоры с групповой структурой с последовательным и цепным переносом.
- •Сумматоры с групповой структурой с параллельным переносом.
- •Многоразрядные комбинационные сумматоры с условным переносом.
- •Принципы организации и классификация арифметико-логических устройств эвм.
- •Асинхронные и синхронные rs–триггеры.
- •Двухступенчатые триггерные схемы.
- •Триггеры с динамическим управлением (управление по фронту.)
- •Триггеры с внутренней задержкой.
- •Параллельные (статические) регистры и регистровые файлы.
- •Регистры сдвига(последовательные).
- •Универсальные регистры.
- •Асинхронные двоичные счетчики.
- •Синхронные двоичные счетчики.
- •Двоичные счетчики с произвольным коэффициентом счета (с модификацией межразрядных связей).
- •Двоичные счетчики с произвольным коэффициентом счета (с управляемым сбросом).
- •Счетчики с недвоичной системой счисления (в коде 1 из n).
- •Счетчик Джонсона.
- •Понятие об эквивалентных микрооперациях и обобщенном операторе.
- •Структурная организация и проектирование операционных автоматов типа і.
- •Структурная организация и проектирование операционных автоматов типа м.
- •Структурная организация и проектирование операционных автоматов типа iм.
- •Принципы построения устройств управления с «жесткой логикой».
- •Принципы построения устройств управления с «программируемой логикой».
- •Основные параметры и классификация запоминающих устройств эвм.
- •Основные структуры адресных зу. Структуры зу 2d и 3d.
- •Основные структуры адресных зу. Структура зу 2dm.
- •Статические запоминающие устройства (sram).
- •Динамические запоминающие устройства (dram).
- •Динамические запоминающие устройства fpm dram, edo dram и bedo dram.
- •Синхронные динамические запоминающие устройства sdram, ddr sdram и ddr2 sdram.
- •Динамические запоминающие устройства rdram.
- •Взаимодействие оперативной памяти и процессора.
- •Программируемые логические матрицы и программируемые матрицы логики.
- •Сложные программируемые логические устройства (cpld).
- •Состав и функции макроячеек имс архитектуры cpld.
- •Базовые матричные кристаллы (вентильные матрицы).
- •Архитектура программируемых пользователем вентильных матриц (fpga).
- •Состав и функции конфигурируемых логических блоков и логических элементов плис архитектуры fpga.
- •Состав и функции элементов ввода-вывода плис архитектуры fpga.
- •Характеристики системы коммутации плис архитектуры fpga.
Асинхронные и синхронные rs–триггеры.
У асинхронных триггеров имеются только логические информационные входы. Их отличительное свойство – срабатывать сразу после изменения сигнала на входах.
У синхронных триггерах помимо информационных входов имеется дополнительный управляющий сигнал, синхронизирующий прием входных сигналов. Синхронизация обеспечивает привязку ко времени и объединяет работу многих узлов устройства.
Синхронные триггеры, по сравнению с асинхронными обладают более
высокой помехоустойчивостью. АСИНХРОННЫЕ
СИНХРОННЫЕ
Данная схема RS-триггера (CRS) управляет тактируемым синхросигналом по уровню. Поэтому для таких схем предъявляется требование неизменности входных информационных сигналов в период, когда синхросигнал активен.
D–триггеры.
JK–триггеры.
Недостатком RS-триггеров является то, что комбинация 1–1 запрещенная. Поэтому создавать триггерные схемы, в которых эта комбинация разрешена → JK. С этой целью в схемах JK-триггеров используются обратные связи для управления защелкой.
Одноступенчатые схемы JK-триггеров характеризуются тем, что, поскольку они являются замкнутыми (с обратными связями), то в них имеет место эффект гонок, т.е. при неизменном значении информационных входов (1 1), он будет переходить из одного состояния в другое.
T–триггеры и способы их реализации.
Двухступенчатые триггерные схемы.
Эти схемы м.б. синхронными и асинхронными, при этом возникают практические случаи, когда необходимо считываемую информацию передавать на выход тогда, когда выходы схемы заперты. Это можно осуществить с помощью 2-хступенчатых триггерных схем.
Рассмотрим схему 2-хступенчатого асинхронного KJ-триггера:
Вместе с тем можно строить 2-хступенчатые схемы триггеров, используя синхросигналы для управления как основные (Master), так и вспомогательные (Slave). При этом управление этими ступенями должно осуществляться в противофазе.
Рассмотрим 2-хступенчатый синхронный RS-триггер:
Триггеры с динамическим управлением (управление по фронту.)
схема с динамическим управлением на основе RS–триггера. Эта 6-тиразрядная схема включает в себя 3 триггера, 1 выход - защелка и 2 вспомогательных, которые используются для блокировки. Если рассматривать схему, состоящую из элементов 2, 3, 5, 6 без перекрытия связей между 2 и 3, то это одноступенчатый RS-триггер с управлением по уровню. Такая схема чувствительна к изменениям входных сигналов.
Для того, чтобы она была нечувствительной к изменению входных сигналов, когда C устанавливается в 1, используются элементы 1 и 4, которые используются для блокировки.
При переключении синхроимпульсов из 0 в 1, когда на входе S →1, а на R →1, на выходе элемента 2 появится потенциал 0, который реализует три функции:
• устанавливает триггер 5, 6 в нужное состояние;
• отключает (блокирует) входные сигналы S подачей 0 на
первый элемент;
• предотвращает возможность воздействия на выходной
триггер изменения второго сигнала.